Tilera TILE-Gx
Дизайнер | Tilera Corporation |
---|---|
Биты | 64-bit |
Представлен | 26 октября 2009 года |
Дизайн | VLIW |
Тип | Регистр-Pегистр |
Кодирование | 2 или 3 инструкции в 64-х битом слове. |
Разветвление | сравнение регистра с нулём и переход, предсказатель переходов |
Порядок байтов | Little-endian |
Расширения | целочисленные SIMD операции |
Регистры | |
Общее назначение | 53 |
Tilera Corporation — fabless-компания, разрабатывающая многоядерные процессоры общего назначения, с большим числом ядер (десятки и сотни). Её продукция используется в сетевом оборудовании, аппаратных файерволлах, аппаратных ускорителях устанавливаемых в суперкомпьютерах, и в «облачных серверах» Quanta S2Q.
Признана одной из 50 наиболее инновационных компаний журналом MIT Technology Review. С момента анонса своих 64-ядерных процессоров в 2007 году компания Tilera получила около 75 наград за дизайн и отгрузила заказчикам несколько тысяч чипов. Сегодня основными заказчиками чипов Tilera являются компании 3Com, Top Layer Security (англ.) и JumpGen Systems.
Семейство процессоров Tile-Gx
Компания Tilera 26 октября 2009 года анонсировала стоядерные 64bit RISC-процессоры серии Tile-Gx общего назначения для применения в серверах, выполняющих многопоточные приложения. Процессор выполнен по 40-нанометровому технологическому процессу с максимальным тепловыделением 55 ватт (16-ядерный вариант — около 5 ватт). За счет применения специализированных модулей процессор сможет обеспечивать поток до 40 Гбит/с шифрованного трафика и до 20 Гбит/с сжатого в режиме full duplex. Процессор изначально разрабатывается для работы под операционной системой Linux. Также представлены чипы с 64, 36 и 16 ядрами ( таблица 3.1).
Процессор | Количество ядер | Пакетные интерфейсы | Интерфейсы связи | DDR3 | Частота |
---|---|---|---|---|---|
TILE-Gx100 | 100 | 8 XAUI,32 SGMII | 2х40 Гб/с | 4х@2133 | 1,25-1,5 ГГц |
TILE-Gx64 | 64 | 6 XAUI,24 SGMII | 2х40 Гб/с | 4х@1600 | 1,25-1,5 ГГц |
ТILE-Gx36 | 36 | 4 XAUI,16 SGMII | 2х@1600 | 1,25-1,5 ГГц | |
TILE-Gx16 | 16 | 1 XAUI,12 SGMII | 2@1333 | 1-1,25 ГГц |
Процессоры несовместимы напрямую с чипами на базе микроархитектуры x86, однако поддерживают ОС на базе ядра Linux. Для того чтобы использовать привычные приложения, их необходимо сортировать с помощью прилагаемых программных инструментов (совместимость на уровне исходных текстов).
Семейство Tile-Gx выводит вычисления с использованием 64- разрядных процессоров на новый уровень, позволяя многим приложениям достигать высоких показателей производительности. Семейство включает в себя устройства с количеством ядер от 16-ти до 100 (см. рис. ниже), соединенных накристальной сетью Tilera's iMesh
Так же, как и в предыдущих семействах, составной единицей процессора является ячейка, содержащая полноценный процессор с кэшами первого и второго уровней и неблокируемый коммутатор, соединяющий процессор (вычислительное ядро) с сетью ( рис. 3.10). Ядра, как и в предыдущих процессорах данной компании, могут работать как под управлением отдельной операционной системы, так и сгруппированными для работы под многопроцессорной системой типа SMP Linux.
Процессоры семейства Tile-Gx снижают стоимость разработки системы благодаря наличию контроллеров памяти и ввода-вывода, уменьшая тем самым количество внешних компонент.
Технология TileDirect позволяет осуществлять согласованный ввод-вывод непосредственно в кэш ячейки процессора, что существенно снижает задержки при обработке пакетов информации. Система распределенного когерентного кэша Tilera's DDC (Dynamic Distributed Cache) увеличивает производительность многопоточных приложений и приложений, использующих разделяемую память. Ячейки могут быть сгруппированы в независимые вычислительные кластеры, выполняющие каждый свое приложение.
Процессоры программируются при помощи языков С, С++, что позволяет разработчикам переносить на них существующие приложения.
Вычислительное ядро представляет собой 64-разрядный VLIW-процессор с длиной команд 64 бита, содержащий 64 регистра в регистровом файле, трехуровневый конвейер с возможностью выполнения до 3 команд за цикл, кэши первого уровня для данных и инструкций размерами по 32 Кб и 256 Кб кэша второго уровня. Тактовые частоты лежат в пределах 1-1,5 ГГц.
Вычислительное ядро представляет собой 64-разрядный VLIW-процессор с длиной команд 64 бита, содержащий 64 регистра в регистровом файле, трехуровневый конвейер с возможностью выполнения до 3 команд за цикл, кэши первого уровня для данных и инструкций размерами по 32 Кб и 256 Кб кэша второго уровня. Тактовые частоты лежат в пределах 1-1,5 ГГц.
Кэш третьего уровня образуется при объединении кэшей отдельных ячеек — Tilera's DDC \text{\texttrademark} (суммарный размер кэша для стоядерного процессора составляет при этом 32 Мб).
Скорость передачи данных между ядрами на кристалле составляет порядка 200 Тбит/с. Наличие четырех контроллеров памяти (DDR3) обеспечивает суммарную пропускную способность обмена с памятью 500 Гбит/с. Процессор может иметь до восьми десятигигабитных Ethenet-интерфейсов (XAUI), до трех интерфейсов PCIe второго поколения, до 32-х гигабитных Ethernet-интерфейсов (МАС), устройство обработки сетевых пакетов mPIPE, устройства шифрования и сжатия данных.
Все это позволяет процессору работать с сетевыми приложениями с уровнем трафика 40-80 Гб/с (пропускная способность при обработке пакетов 80 Гб/с, при обработке VPN трафика 40 Гб/с), обеспечивает пропускную способность по PCIe до 80 Гб/с. Суммарное энергопотребление лежит в пределах 10-50 ватт.
Основные области применения
- сетевые приложения — межсетевые экраны, VPN, мониторинг трафика и сети;
- инфраструктура систем беспроводной связи — контроллеры базовых станций, шлюзы, мультимедийные шлюзы;
- мультимедийные приложения — обработка видеоданных, IPTV;
- "облачные" вычисления — веб-приложения, базы данных, хранилища данных.
Источники
- Tilera [Electronic resources] : Material from Wikipedia, the free encyclopedia https://en.wikipedia.org: — Access mode: https://en.wikipedia.org/wiki/Tilera
- Tilera [Электронный ресурс]: Общая информация — материал из Википедии — свободной энциклопедии: Версия, сохранённая в 07:48, 18 ноября 2016. / Авторы Википедии // Википедия, свободная энциклопедия. — Электрон. дан. — Сан-Франциско: Фонд Викимедиа, 2016. — Режим доступа: https://ru.wikipedia.org/wiki/Tilera
- Семейство процессоров [Электронный ресурс]: Процессоры / Режим доступа: http://www.intuit.ru/studies/courses/622/478/lecture/21057?page=2