Tensilica

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 04:14, 24 декабря 2016.
Tensilica Inc.
Дочернее предприятие
Industry Полупроводниковое ядро ​​интеллектуальной собственности
Founded 1997
Headquarters Сан - Хосе, Калифорния, США
Key people
Крис Роуэн, Джек Гедж
Products Микропроцессоры, HiFi аудио, ядра DSP
Website ip.cadence.com

Tensilica - компания, базирующаяся в Силиконовой долине в полупроводниковой основной интеллектуальной собственности бизнеса. В настоящее время является частью Cadence Design Systems. Его dataplane процессоры (DPUs) сочетают в себе сильные стороны процессоров и DSPs и пользовательской логики с 10 до 100 раз производительность, что делает их пригодными для задач интенсивной обработки данных.

Tensilica известен своим настраиваемым микропроцессорнным ядром, конфигурируемым процессором Xtensa. Другие продукты включают в себя: HiFi аудио / голос DSPs с библиотекой программного обеспечения более 125 кодеков от Cadence и более чем 55 партнеров по программному обеспечению; IVP изображения / видео DSP, предназначены для обработки сложных алгоритмов в визуализации, видео и компьютерного зрения; и ConnX семейство модулирующих DSPs, начиная от двойного MAC ConnX D2 к 64-MAC ConnX BBE64EP.

Tensilica была основана в 1997 году Крисом Роуэном (один из основателей MIPS Technologies) и была изначально укомплектована бывшими сотрудниками ряда других Силиконовой долине процессоров и электронных компаний автоматизации проектирования. Она использовала Эрла Киллиана, который внес свой вклад в набор инструкций MIPS, в качестве главного архитектора программного обеспечения в течение нескольких лет. С 11 марта 2013 года, Cadence Design Systems объявила о своем намерении купить Tensilica приблизительно за 380 миллионов наличными. Cadence завершила сделку по приобретению в апреле 2013 года, с денежными затратами приблизительно 326 миллионов долларов.

Продукты Cadence Tensilica

Cadence Tensilica разрабатывает SIP-блоки, которые будут включены на штампах продуктов их лицензиатов, таких как система на чипах для встраиваемых систем, особенно в мобильных, домашних развлечениях и коммуникациях.

Xtensa конфигурируемых ядер

Xtensa DPU (блок обработки плоскости данных) могут быть использованы как угодно: от небольшого, маломощного кэш микроконтроллера до высокопроизводительной 16-полосной SIMD, 3-выпуск VLIW DSP ядра.

Производители процессоров, такие как IP Tensilica обычно предлагают своим лицензиатом выбор между многих из основных IP в деталях реализации: размер кэш-памяти, ширина процессорной шины, данных и RAMs команд, управления памятью и контроля прерываний. Тем не менее, архитектура Xtensa Cadence предлагает ключевую функцию дифференциации, набор команд настраиваемх пользователем.

С помощью поставляемых инструментов настройки, клиенты могут продлить Xtensa базовую систему команд путем добавления новых определяемых пользователем инструкций. Расширения могут включать в себя SIMD инструкции, новые файлы регистров, а также дополнительные интерфейсы передачи данных для многопроцессорной связи. После того, как окончательная конфигурация процессора выполнена и представлена, сервисный процессор генератор Cadence строит настроенное ядро ​​Xtensa IP, набор дизайн процессора и набор инструментальных средств разработки программного обеспечения. Этот процесс с высокой степенью автоматизации, так дизайнеры могут быстро экспериментировать с различными добавками команд, тестирование улучшения производительности и мощности компромиссов различных альтернатив.

Комплект процессор содержит элементы, необходимые для интеграции, сконфигурированный IP в дизайн чипа среды заказчика: описание аппаратного сердечника (в synthesizeable RTL или физической форме после компоновки), выбор времени & I / ограничения вывода, требования к конкретной технологии RAMs / кэшей / FIFOs. Комплект программного обеспечения построен на Eclipse, на основе интегрированной среды разработки, и использует GNU Compiler Collection производный инструмент цепь: C / C ++ компилятор, ассемблер, компоновщик, отладчик. Набор инструкций "тренажер" позволяет клиентам начать разработку приложений, прежде чем реальное оборудование доступно.

Набор инструкций Xtensa

Набор инструкций Xtensa предназначен для удовлетворения разнообразных потребностей обработки dataplane. Эта 32-разрядная архитектура имеет компактный инструкции 16- и 24-битный набор с безрежимным переключением для обеспечения максимальной энергетической эффективности и производительности. Базовый набор инструкций имеет 80 инструкций RISC и включает в себя 32-битный ALU до 64 общего назначения 32-битных регистров и шесть регистров специального назначения.

Утверждение

TrueAudio AMD и Unified Video Decoder являются СБИС на основе Xtensa.

HiFi аудио и Voice DSP IP

HiFi Mini Audio DSP - Самый маленький, самое низкое энергопотребление ядра DSP для постоянного прослушивания голосового триггера и распознавания голоса HiFi 2 Audio DSP - Это высокоэффективное DSP ядро обеспечивает самую низкую обработку аудио мощности MP3 HiFi EP Audio DSP - Супермножеством HiFi 2 с расширенными оптимизаций для DTS Master Audio, улучшенный голос до и после обработки, а также улучшение подсистемы кэш-памяти HiFi 3 Audio DSP - Полная обработка 32-битной DSP делает его супер эффективным для многих алгоритмов аудиоаксессуара широкополосную голосовых кодеков и многоканального звука Новый - The HiFi 4 DSP - 2X HiFi 3 производительность для DSP приложений с интенсивным использованием, в том числе возникающих многоканальных объектно-ориентированных звуковых стандартов.

Утверждение

AMD TrueAudio, например, применяется в PlayStation 4, в "Кавери" APU экраннов, и в очень немногих видеокартах от AMD, основана на Cadence Tensilica HiFi EP Audio DSP.

ESP8266 и ESP32 встроенный чип Wi-Fi использует Xtensa в качестве основного ядра процессора.

Microsoft HoloLens использует специальный специально разработанный TSMC 28nm фабрично сопроцессор, который имеет 24 ядер Tensilica DSP. Она насчитывает около 65 миллионов логических вентилей, 8Мб SRAM, а также дополнительный слой 1 ГБ с низким энергопотреблением оперативной памяти DDR3.

История

В 1997 году был основан Tensilica Крисом Роуэном. В 2002 году Tensilica выпустила поддержку гибких кодировок команд длины, известных как FLIX. В 2013 году Cadence Design Systems приобрела Tensilica.

Название компании

Торговая марка Tensilica является комбинацией слова на разрыв, то есть способные растягиваться, и слово кремний, элемент которого в основном сделаны интегральные схемы.

Примечание