SuperH

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 22:49, 30 ноября 2016.
SuperH (SH)
SuperH logo.png
Дизайнер Hitachi Ltd.
Биты 32-bit (32 → 64)
Представлен 1990s
Дизайн RISC
Кодирование Fixed
Порядок байтов Bi
SH-4 SH7091

SuperH (или SH) — название микропроцессорной и микроконтроллерной архитектуры, являющееся торговой маркой. В основе SuperH лежит 32-разрядная RISC-архитектура, используемая в большом количестве встраиваемых систем.

История

Процессорное ядро SuperH было разработано компанией Hitachi в начале 1990-х годов и к 1995 стало 3 архитектурой по количеству поставленных ядер. Многие микроконтроллеры и микропроцессоры основаны на этой архитектуре. Возможно, наиболее известным применением процессора является КПК HP Jornada, работающий под управлением операционной системы Windows CE.

Hitachi разработала полную систему команд, общую для всех поколений процессорных ядер. Первоначально SH-1 и SH-2 использовались в игровой приставке Sega Saturn, а позже во многих других микроконтроллерах, применявшихся в различных встраиваемых системах. Например, в ПЛК DirectLogic от компании Koyo микропроцессоры поколения SH-1 используются в качестве основного. Эти ядра использовали 16-разрядную систему команд, при этом регистры и адреса были 32-разрядными, что обеспечивало превосходную плотность кода[1][2]. Это было важно, так как в то время оперативная память была очень дорогой.

Несколькими годами позже было разработано ядро SH-3 путём расширения изначальных ядер, в основном за счёт использования другой концепции обработки прерываний, контроллера памяти и модифицированной концепции работы кеш-памяти. Ядро SH-3, имеющее расширенную систему команд, включающую команды цифровой обработки сигналов, называлось SH-3-DSP. С расширенными адресом для эффективной цифровой обработки сигналов и специальными аккумуляторами это ядро объединяло в себе функции RISC и DSP-процессоров. Подобная эволюция также произошла и с изначальным ядром SH-2, которое в этом случае получило название SH-DSP.

Следующим поколением стали процессоры с ядром SH-4. Они применялись в конце 1990-х годов, например, в игровом автомате SEGA Naomi, игровой приставке SEGA Dreamcast и субноутбуке Compaq Aero 8000. Центральный RISC процессор Hitachi SH-4 работал на частоте до 200 МГц. Среди основных особенностей архитектуры SH-4 можно назвать наличие двух вычислительных блоков с модулем суперскалярного ветвления и ещё одного параллельного блока вычислений для векторных операций с плавающей точкой.

Архитектура SH-5[3] подразумевала работу процессора в двух режимах. Первый из них — режим совместимости с SH-4 — носил название SHcompact, новый — SHmedia — режим использовал 32-хбитный набор команд, включавший SIMD-инструкции, и 64 64-хбитных регистра

Очередной этап эволюции архитектуры прошел в 2003 году — когда на основе ядер SH-2 и SH-4 было разработано суперскалярное ядро нового поколения — SH-X[4].

На сегодняшний день поддержкой и развитием архитектуры, процессорного ядра и выпуском конечных продуктов на их основе занимается компания Renesas Electronics, образовавшаяся в результате слияния полупроводниковых подразделений компаний Hitachi и Mitsubishi.

Существует инициатива (при участии Renesas) по созданию открытых процессорных ядер с архитектурой SH, в частности ядра J2 для FPGA и ASIC (исходный код опубликован в 2015 году). Последние патенты на SH2 истекли в 2014 году, патенты на SH4 закончатся в 2016 году. Для платформы реализованы различные компиляторы и подготовлена версия ОС uClinux.

Основные концепции архитектуры

  1. Высокая производительность
  2. Программная совместимость "снизу вверх"
  3. Высокая плотность кода
  4. Сниженное энергопотребление
  5. Передовая технология

Области применения

  1. Автомобильные системы
  2. Потребительская электроника
  3. Коммуникационное оборудование
  4. Промышленные системы управления
  5. Оснащение офиса
  6. ... и многое другое

Примечания

  1. A. Hasegawa, I. Kawasaki, K. Yamada, S. Yoshioka, S. Kawasaki, and P. Biswas, “SH3: High code density, low power,” IEEE Micro, vol. 15, no. 6, pp. 11–19, 1995.
  2. Code Density Concerns for New Architectures [Электронный ресурс]: Сведения о продукте / Дата обращения: 21.11.2016. — Режим доступа: http://web.eece.maine.edu/~vweaver/papers/iccd09/iccd09_density.pdf
  3. SH-5: the 64 bit superH architecture [Электронный ресурс]: Сведения о продукте / Дата обращения: 21.11.2016. — Режим доступа: http://dx.doi.org/10.1109/40.865864
  4. SH-X: an embedded processor core for consumer appliances [Электронный ресурс]: Сведения о продукте / Дата обращения: 21.11.2016. — Режим доступа: http://dl.acm.org/citation.cfm?id=1101875

Ссылки

  1. ЭКиС [Электронный ресурс]: МИКРОКОНТРОЛЛЕРЫ / Дата обращения: 30.11.16. — Режим доступа: http://www.symmetron.ua/files/ekis_10_2006.pdf