RISC Single Chip

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 20:49, 18 января 2019.
RISC Single Chip
RISC.jpg
RISC Single Chip
Производство: С 1992 по 2003
Изобретен IBM
Частота CPU: 33 Мгц  — 45 Мгц 
Число ядер: 1
L1-кэш 8 KB unified
L2-кэш n/a
Создан IBM
Предшественник RIOS-1
Преемник серия POWER2


RISC Single Chip, или RSC — одночиповый микропроцессор, разработанный и изготовленный IBM (International Business Machines), работающий с архитектурой процессора типа RISC (Reduced Instruction Set Computer) из серии POWER1. RSC — это одночиповая реализация чипа RIOS-1 — многочипового центрального процессора (CPU), который реализовал архитектуру набора инструкций POWER ISA. Он использовался в моделях рабочих станций начального уровня семейства IBM RS / 6000 (RISC System/6000), таких как модели 220 и 230. [Источник 1]

История создания

В 1985 году исследовательский центр Томаса Втсона начал разработку процессора RISC второго поколения, проект был назван "Америка". Это первый процессор серии POWER, использующий первый POWER ISA (industry standard architecture — архитектура промышленного стандарта). В феврале 1990 года первые компьютеры IBM, в которых использовалась POWER ISA, назывались «RISC System / 6000» или RS / 6000. Эти компьютеры RS / 6000 были разделены на два класса, рабочие станции и серверы, и, следовательно, представлены как POWERstation и POWERserver. ЦП RS / 6000 имел две конфигурации, называемые «RIOS-1» и «RIOS.9»
Рисунок 1 — образец 32-bit RISC Single-Chip микроконтроллеров серии V850E/MS1
(или, ЦП POWER1). В конфигурации RIOS-1 было 10 дискретных чипов. Уже позднее, в 1992 году исследовательский центр разработал для маломощных станций RS/6000 однокорпусный более дешёвый и простой в изготовлении вариант RIOS-1 под названием RSC (RISC Single Chip — то есть RISC на одной микросхеме). Позже, IBM разработал микропроцессор RAD6000 — версия RSC с радиационной стойкостью, которая была сделана с целью её использования главным образом в космосе. Позднее другие компании также выпускали свои модификации данного чипа, например, микроконтролеры V850E/MS1 от компании NEC (образец представлен на рисунке 1). [Источник 2]

Чипы и станции на базе RSC

  1. Маломощная станция RS/6000.
  2. Микропроцессор PowerPC 601.
  3. Микропроцессор RAD6000
  4. Микропроцессор POWER2
  5. Микропроцессор PowerPC 601[Источник 3]

Характеристика микропроцессора

RSC работает на частотах 33 и 45 МГц. Он имеет три исполнительных блока: блок с фиксированной точкой, блок с плавающей запятой и процессор ветвлений. 8 КБ унифицированной инструкции и кэша данных. Как и RIOS-1, контроллер памяти и ввод-вывод тесно интегрированы с функциональными блоками, ответственными за функции: блок интерфейса памяти и блок секвенсера, находясь на той же матрице, что и процессор. Организация машины процессора позволяет одновременно выполнять команды с фиксированной точкой, с плавающей точкой и ветвью инструкции. [Источник 1]

RSC содержит девять функциональных блоков: блок выполнения с фиксированной точкой (FXU), блок выполнения с плавающей запятой (FPU), блок управления памятью (MMU), блок интерфейса памяти (MIU), блок секвенсера, общий встроенный процессорный блок (COP), блок выборки команд, очередь команд и блок отправки. Блок фиксированной точки выполняет инструкции, генерирует адреса в операциях хранения нагрузки и некоторые части команд ветвления. Он имеет трехступенчатый конвейер, состоящий из этапов декодирования, выполнения и обратной записи. Некоторые инструкции требуют выполнения нескольких циклов на этапе выполнения до их завершения. Модуль с плавающей запятой выполняет инструкции с плавающей запятой. В отличие от RIOS-1, RSC не имеет возможности переименования регистров из-за ограниченной площади штампа, в которой должен располагаться блок. Чтобы дополнительно сохранить область матрицы, массив многократного добавления с плавающей запятой имеет ширину 32 бит. Для выполнения операций с 64-разрядной (двойной точностью) операнды разбиваются на две части, и команда проходит дважды через массив с умножением. Конвейер с плавающей точкой состоит из четырех этапов, декодирования, умножения, добавления и обратной обратной связи. RSC имеет унифицированный кэш 8 КБ вместо отдельной инструкции и больших кэшей данных, таких как у RIOS-1. Унифицированный кэш имеет двоякую ассоциацию и использует политику хранения, не перезагружая пропуски хранилища и политику замены последних (LRU). Он имеет размер кэш-памяти в 64 байта, и каждая строка кэша разделяется на четыре квад-слова (16 байт), причем каждый квадрат имеет свой собственный допустимый бит в каталоге кэша. В течение каждого цикла из него можно читать четыре слова, и к нему могут быть записаны два двойных слова. Шина данных памяти имеет ширину 72 бита, для пути данных - 64 бита, а для кода исправления ошибок (ECC) - 8 бит. Модуль интерфейса памяти управляет шиной и выполняет проверки ECC на данные, поступающие в процессор. Логика ECC способна корректировать однобитовые ошибки. В отличие от RIOS-1, шина данных памяти RSC уже использует стандартные SIMM вместо стандартных пользовательских карт памяти.

Технология изготовления

RSC содержит один миллион транзисторов на штампе 14,9 мм на 15,2 мм (226,48 мм2), изготовленном IBM в процессе комплементарного металлооксидного полупроводника (CMOS) с минимальным размером 0,8 мкм и тремя уровнями проводки. Он упакован в модуль решетчатой решетки с 36 мм по 36 мм, который имеет 201 сигнальный штырь и требует питания 3,6 В и потребляет 4 Вт во время работы на частоте 33 МГц. [Источник 4]

Рисунок 2 — логическая схема чипа RSC

Особенности работы

Микропроцессоры с архитектурой RISC используют сравнительно небольшой (сокращённый ) набор наиболее употребимых команд, определённый в результате статистического анализа большого числа программ для основных областей применения.

  • Все команды работают с операндами и имеют одинаковый формат. Логическая схема работы микропроцессора изображена на рисунке 2.
  • Обращение к памяти выполняется с помощью специальных команд загрузки регистра и записи.
  • Простота структуры и небольшой набор команд позволяет реализовать полностью их аппаратное выполнение и эффективный конвейер при небольшом объеме оборудования.
  • Арифметику RISC-процессоров отличает высокая степень дробления конвейера. Этот прием позволяет увеличить тактовую частоту ( значит, и производительность ) компьютера; чем более элементарные действия выполняются в каждой фазе работы конвейера, тем выше частота его работы.

Источники

  1. 1,0 1,1 IBM single chip RISC processor (RSC) - Computer Design, 1992. 'VLSI in Computers and Processors'. ICCD '92. // Computer.org [2018]. Дата обновления: 10.05.2013 URL: https://www.computer.org/csdl/proceedings/iccd/1992/3110/00/00276248.pdf (дата обращения: 10.01.2019).
  2. NEC Releases 32-Bit RISC Single-Chip Microcontrollers Incorporating 3.3-V Flash Memory and Operating at 40 MHz. // NEC Corporation [1994-2004]. Дата обновления: 08.04.1997 URL:http://www.nec.co.jp/press/en/9704/0801.html (дата обращения: 10.01.2019).
  3. POWER // Википедия [2019]. Дата обновления: 12.04.2016. URL: http://wp.wiki-wiki.ru/wp/index.php/POWER (дата обращения: 14.01.2019).
  4. RISC Single Chip // Revolvy. [2017—2018]. Дата обновления: 02.06.2017. URL: https://www.revolvy.com/topic/RISC%20Single%20Chip&item_type=topic (дата обращения: 10.01.2019).