Intel Pentium

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 15:58, 7 марта 2020.
Файл:KL P1 Family.jpg
Рис. 1 Intel Pentium.

Pentium (произносится Пентиум) — торговая марка нескольких поколений микропроцессоров семейства x86, выпускаемых корпорацией Intel с 22 марта 1993 года. Pentium является процессором Intel пятого поколения и пришёл на смену Intel 80486 (который часто называют просто 486).

Отличия от i3(4)86:

  • адресная память в стравнении с предыдущей моделью не изменилась;
  • шина данных 64 бита (если Pentium 32 бита);
  • впервые 2 конвейера самостоятельно считывает и обрабатывает потоки;
  • впервые появилось спекулятивное исполнение команд;
  • впервые используется такая технология, как автоматическое переупорядочивание команд:
ADD AX,BX
ADD CX,AX - пропуск, чтение следующей
DX, 5h

Измененный порядок ни на что не влияет. НО проблема - условный переход.

ADD AX,BX
ADD CX,AX
YZ M1
MOV DX, 5h

Решение: предпологается, что переход выполнился, следовательно, произошло считывание команды в конвейер; если выясняется, что все правильно - продолжается выполнение, иначе - происходит сброс конвейера и перезагрузка с места перехода.

Основания для предположения:

  • статистика переходов (если много, кратный цикл);
  • блок предстказаний использует статистику: если переход условный, указывает назад, то с большой вероятностью выполнится. (Пример: repeat until). А если вперед, то большая вероятность, что не будет выполняться.

Впервые аппаратная поддержка мультипроцессорности (соединение с помощью специальной шины/спец интерфейса)

{Шина данных 32 ----> 64, так как 2 конвеера}

Тактовая частота Pentium: 60-150 МГц Тактовая частота MMX: 200 МГц

Существуют дополнительные регистры, отвечающие за прошедшее с начала кода число тактов.

Существует команда CPUID - идентификатор CPU.

Всевозможные регистры.

Содержание

Архитектурная особенность

(до этого CISC) Существует внутренний перекодировщик преобразования CISC команд во внутренний код RISC в оболочке CISC.

Прерывание: ранее --> PIC (программный контроллер прерывания).

В Pentium технология APIC (advanced)

Ранее источник прерывающий сигнал на ножке процессора, и адрес перехода.

APIC: источник - сообщение, приходящее по специальной шине.

Процессор Intel Pentium P6200

Intel Pentium P6200 - процессор начального уровня, предназначенный для ноутбуков. Он работает на частоте 2.13 ГГц, но, к сожалению, не поддерживает технологию TurboBoost для автоматического разгона. Кроме того, отсутствует функция шифрования AES и поддержка многопоточности. CPU поддерживает технологию Enhanced Speedstep, которая позволяет снизить энергопотребление во время низкой нагрузки на процессор, но другие энергосберегающие технологии в данном процессоре отключены (также как и в серии Penryn Pentium).

P6200 основан на микроархитектуре Arrandale, следовательно, имеет встроенный контроллер памяти и графическую карту Intel HD Graphics (оба произведены по 45 нм технологическому процессу, а CPU по 32 нм). Встроенная видеокарта GMA HD работает на частоте 500 МГц и способна разгоняться до 667 МГц благодаря технологии Turbo Boost.

Производительность данного процессора немного ограничена из-за низкой тактовой частоты и отсутствия Turbo Boost и Hyperthreading. Если судить по показателю частоты в ГГц, то процессор Pentium P6200 должен быть чуть лучше, чем Core 2 Duo с аналогичной тактовой частотой, из-за встроенного контроллера памяти и небольших улучшений в ядре.

Серия: Intel Pentium
Код: Arrandale
Тактовая частота: 2133 * МГц
Системная шина (FSB): 2500* МГц
Кэш 1-го уровня: 128 Кб
Кэш 2-го уровня: 512 Кб
Кэш 3-го уровня: 3072 Кб
Число ядер/потоков: 2 / 2
Максимально энергопотребление (TDP) 35 Вт
Число транзисторов: 382+177 Млн
Техпроцесс: 32 нм
Максимальная температура: 90 °C
Сокет: PGA988
Дополнительно: Intel 64, Enhanced Speedstep, Thermal Monitoring, Execute Disable Bit
64 Bit: поддержка 64 Bit
Дата выхода: 26.09.2010
*Указанные тактовые частоты могут быть изменены производителем

История появления Pentium процессора

Файл:Pentium-60-front.jpg
Рис. 1. Процессор Pentium

Одним обычным тихим воскресным утром 10 мая 1992 года,четыре инженера фирмы INTEL прибыли в аэропорт San Jose International. Установив видеоаппаратуру, Анджела Чанг, Эрик Деваннайн, Автар Саини и Сухель Заатри нервозно прохаживались по залу, ожидая с минуты на минуту самолета из Орегона.

Когда Марк Хопман, спустя несколько минут после приземления самолета, вышел из коридора, держа в руках маленький голубой чемодан, вся встречающая группа направилась к нему. Все внимание было приковано к чемодану, в котором находился продукт разработчиков 5 Орегонской фабрики. Трудно было поверить, что в этом чемодане находился результат трехлетнего труда многих людей, воплощенный в маленький чип. Так началась жизнь Pentium процессора, который формально был представлен 22 марта 1993 года.

В то время, когда Винод Дэм делал первые наброски, начав в июне 1989 года разработку Pentium процессора, он и не подозревал, что именно этот продукт будет одним из главных достижений фирмы INTEL. С появлением Pentium процессора рынок компьютеров сразу изменился и начался новый этап конкуренции. San Microsistems, MIPS и другие продавцы RISC процессоров, разрабатывающие супербыстрые чипы, безоговорочно признали, что новый процессор фирмы INTEL станет стандартом для новых настольных PC.

Процесс рождения Pentium процессора был нелегким

По теории, создавая процессор, команда разработчиков создает концепцию проекта, в котором определяются его основные свойства и нововведения. Далее инженеры проектируют логику,которая затем воплощается в конкретные схемы. Как только заканчивается схемотехническое проектирование, проектировщики топологии прорисовывают каждый транзистор. В результате их труда создается конечный шаблон.Реально же все было иначе. Традиционный процесс проектирования был кардинально переработан, поскольку требовались ускоренные темпы реализации проекта.

Как только команда разработчиков выполняла локальную задачу, мененджеры перераспределяли ресурсы. Каждый инженер решал персональную задачу. Командный дух постоянно подвергался таким испытаниям, как задержки и трудности, однако временной план выполнения проекта от этого не зависел. Для выполнения всех задач использовались самые последние достижения автоматизированного проектирования. Очень пригодился опыт, накопленный при проектировании и решении аналогичных проблем в 286, Intel386 и Intel486 процессорах.

Как только выполнялся очередной этап проекта, сразу начинался процесс всеобъемлющего тестирования. Было желание не повторить проблемы, возникшие в свое время с Intel486, задержавшие его запуск в производство. Каждая ошибка трассировалась в обратном порядке и устранялись ее причины. Остальные инженеры выполняли сотни тестирований для проверки логики, архитектуры и общей конструкции. Они выполнили более, чем 5000 уточняющих тестирований, прежде, чем Pentium процессор обрел свою архитектуру. Для тестирования была разработана специальная технология, позволившая имитировать функционирование Pentium процессора с использованием программируемых устройств, объединенных на 14 платах с помощью кабелей. Только когда были обнаружены все ошибки, процессор смог работать в реальной системе. В дополнение ко всему, в процессе разработки и тестирования Pentium процессора принимали активное участие все основные разработчики персональных компьютеров и программного обеспечения, что немало способствовало общему успеху проекта.

В конце 1991 года, когда была завершен макет процессора, инженеры смогли запустить на нем программное обеспечение. Проекировщики начали изучать под микроскопом разводку и прохождение сигналов по подложке с целью оптимизации топологии и повышения эффективности работы. Проектирование в основном было завершено в феврале 1992 года. Началось всеобъемлющее тестирование опытной партии процессоров, в течение которого испытаниям подвергались все блоки и узлы. В апреле 1992 года было принято решение, что пора начинать промышленное освоение Pentium процессора. В качестве основной промышленной базы была выбрана 5 Орегонская фабрика.

Более 3 миллионов транзисторов были окончательно перенесены на шаблоны. Началось промышленное освоение производства и доводка технических характеристик, завершившиеся через 10 месяцев, 22 марта 1993 года широкой презентацией Pentium процессора.

Современная микропроцессорная технология фирмы INTEL

Достижения фирмы INTEL в искусстве проектирования и производства полупроводников делают возможным производить мощные микропроцессоры в все более малых корпусах. Разработчики микропроцессоров в настоящее время работают с комплементарным технологическим процесом металоксид полупроводник (CMOS) с разрешением менее, чем микрон.

Использование субмикронной технологии позволяет разработчикам фирмы INTEL располагать больше транзисторов на каждой подложке. Это сделало возможным увеличение количества транзисторов для семейства X86 от 29,000 в 8086 процессоре до 1,2 миллионов в процессоре Intel486 DX2, с наивысшим достижением в Pentium процессоре. Выполненный по 0.8 микронной BiCMOS технологии, он содержит 3.1 миллиона транзисторов. Технология BiCMOS объединяет преимущества двух технологий: биполярной (скорость) и CMOS ( малое энергопотребление ). С помощью более, чем в два раза большего количества транзисторов Pentium процессора по сравнению с Intel486, разработчики поместили на подложке компоненты, ранее располагавшимися снаружи процессора. Наличие компонентов внутри уменьшает время доступа, что существенно увеличивает производительность. 0.8 микронная технология фирмы INTEL использует трехслойный метал и имеет уровень, более высокий по сравнению с оригинальной 1.0 микронной технологией двухслойного металла, используемой в процессоре Intel486.

Фирма INTEL использовала самые последние достижения технологии проектирования микропроцессоров для достижения преимуществ, сравнимых с альтернативными архитектурами, используемыми в научных и инженерных рабочих станциях, обеспечив при этом совместимость с програмным обеспечение стоимостью $50 миллиардов, наработанного для семейства микропроцессоров серии X86.

Да и само программное обеспечение для Pentium процессора разрабатывалось по новой технологии. Еше на этапе проектирования аппаратных средств процессора к проекту стали привлекаться эксперты из всех основных компаний, разрабатывающих операционные системы и компиляторы - Microsoft, IBM, NeXT, Borland, Watcom, MetaWare и др. Это позволило на аппаратном уровне поддержать новые технологии программирования с учетом фирменного стиля поставщиков стандартного программного обеспечения. С другой стороны, еще до рождения нового процессора использовались методы классической и специльной оптимизации, раскрывающие специфические достоинства архитектуры X86, например, использование команд загрузки-записи, мощных режимов адрессации, удаление инвариантных участков кода из циклов и т.д. Теперь, только за счет перекомпиляции традиционных приложений удается повысить их производительность на новом процессоре еще вдвое. Такого в настоящее время не может предложить не один из конкурентов фирмы INTEL.

Новое поколение процессоров фирмы INTEL

Объединяя более, чем 3.1 миллион транзисторов на одной кремниевой подложке, 32-разрядный Pentium процессор характеризуется высокой производительностью с тактовой частотой 60 и 66 МГц. Его суперскалярная архитектура использует усовершенствованные способы проектирования, которые позволяют выполнять более, чем одну команду за один период тактовой частоты, в результате чего Pentium в состоянии выполнять огромное количество PC-совместимого программного обеспечения быстрее, чем любой другой микропроцессор. Кроме существуюших наработок программного обеспечения, высокопроизводительный арифметический блок с плавающей запятой Pentium проессора обеспечивает увеличение вычислительной мощности до необходимой для использования недоступных ранее технических и научных приложений, первоначально предназначенных для платформ рабочих станций. Также, как локальные и глобальные сети продолжают вытеснять устаревшие иерархические сети, управляемые большими ЭВМ, преимущества мультипроцессорности и гибкость операционной системы Pentium процессора - идеал для Хост-компьютера для современных приложений клиент-серверов, применяемых в промышленности.

Поскольку Pentium процессор способен достигать уровня производительности равного или более высокого, чем современные рабочие станции высокого уровня, он обладает преимуществми, которых лишены обычные рабочие станции: полная совместимость с более, чем 50 000 программных приложений со стоимостью миллиарды долларов, которые были написаны под ахитектуру фирмы INTEL. В дополнение, Pentium процессор позволяет использовать все основные операционные системы, которые доступны современным настольным персональным компьютерам, рабочим станциям и серверам, включая UNIX, Windows-NT, OS/2, Solaris и NEXTstep.

Pentium процессор. Технические нововведения

Многочисленные нововведения - характерная особенность Pentium процессора в виде уникального сочетания высокой производительности, совместимости, интеграции данных и наращиваемости. Это включает:

  • Суперскалярную архитектуру;
  • Раздельное кэширование программного кода и данных;
  • Блок предсказания правильного адреса перехода;
  • Высокопроизводительный блок вычислений с плавающей запятой;
  • Расширенную 64-битовую шину данных;
  • Поддержку многопроцессорного режима работы;
  • Средства задания размера страницы памяти;
  • Средства обнаружения ошибок и функциональной избыточности;
  • Управление производительностью;
  • Наращиваемость с помощью Intel OverDrive процессора.

Архитектура Pentium процессора

1 - 64-битовый шинный интерфейс;
2 - Средства кэширования программного кода;
3 - Буферы выборки с упреждением;
4 - 32-битовый целочисленный блок АЛУ;
5 - 32-битовый целочисленный блок АЛУ;
6 - Набор регистров;
7 - Средства кэширования данных;
8 - Блок предсказания правильного адреса перехода;
9 - Блок конвеерных вычислений с плавающей запятой.

Суперскалярная архитектура

Суперскалярная архитектура Pentium процессора представляет собой совместимую только с INTEL двухконвеерную индустриальную архитектуру, позволяющую процессору достигать новых уровней производительности посредством выполнения более, чем одной команды за один период тактовой частоты. Термин "суперскалярная" обозначает микропроцессорную архитектуру, которая содержит более одного вычислительного блока. Эти вычислительные блоки, или конвееры, являются узлами, где происходят все основные процессы обработки данных и команд.

Появление суперскалярной архитектуры Pentium процессора представляет собой естественное развитие предыдущего семейства процессоров с 32-битовой архитектурой фирмы INTEL. Например, процессор Intel486 способен выполнять несколько своих команд за один период тактовой частоты, однако предыдущие семейства процессоров фирмы INTEL требовали множество циклов тактовой частоты для выполнения одной команды.

Возможность выполнять множество команд за один период тактовой частоты существует благодаря тому, что Pentium процессор имеет два конвеера, которые могут выполнять две инструкции одновременно. Так же, как и Intel486 с одним конвеером, двойной конвеер Pentium процессора выполняет простую команду за пять этапов: предварительная подготовка, первое декодирование ( декодирование команды ), второе декодирование ( генерация адреса ), выполнение и обратная выгрузка. Это позволяет нескольким командам находиться в различных стадиях выполнения, увеличивая тем самым вычислительную производительность.

Каждый конвеер имеет свое арифметическо-логическое устройство (ALU), совокупность устройств генерации адреса и интерфейс кэширования данных. Так же как и процессор Intel486, Pentium процессор использует аппаратное выполнение команд, заменяющее множество микрокоманд, используемых в предыдуших семействах микропроцессоров. Эти инструкции включают загрузки, запоминания и простые операции АЛУ, которые могут выполняться аппаратными средствами процессора, без использования микрокода. Это повышает производительность без затрагивания совместимости. В случае выполнения более сложных команд, для дополнительного ускорения производительности выполнения расширенного микрокода Pentium процессора для выполнения команд используются оба конвеера суперскалярной архитектуры.

В результате этих архитектурных нововведений, по сравнению с предыдущими микропроцессорами, значительно большее количество команд может быть выполнено за одно и то же время.

Раздельное кэширование программного кода и данных

Другое важнейшее революционное усовершенствование, реализованное в Pentium процессоре, это введение раздельного кэширования. Кэширование увеличивает производительность посредством активизации места временного хранения для часто используемого программного кода и данных, получаемых из быстрой памяти, заменяя по возможности обращение ко внешней системной памяти для некоторых команд. Процессор Intel486, например, содержит один 8-KB блок встроенной кэш-памяти, используемой одновременно для кэширования программного кода и данных.

Проектировщики фирмы INTEL обошли это ограничение использованием дополнительного контура, выполненного на 3.1 миллионах транзисторов Pentium процессора ( для сравнения, Intel486 содержит 1.2 миллиона транзисторов ) создающих раздельное внутреннее кэширование программного кода и данных. Это улучшает производительность посредством исключения конфликтов на шине и делает двойное кэширование доступным чаще, чем это было возможно ранее. Например, во время фазы предварительной подготовки, используется код команды, полученный из кэша команд. В случае наличия одного блока кэш-памяти, возможен конфликт между процессом предварительной подготовки команды и доступом к данным. Выполнение раздельного кэширования для команд и данных исключает такие конфликты, давая возможность обеим командам выполняться одновременно. Кэш-память программного кода и данных Pentium процессора содержит по 8 KB информации каждая, и каждая организована как набор двухканального ассоциативного кэша - предназначенная для записи только предварительно просмотренного специфицированного 32-байтного сегмента, причем быстрее, чем внешний кэш. Все эти особенности расширения производительности потребовали использования 64-битовой внутренней шины данных, которая обеспечивает возможность двойного кэширования и суперскалярной конвеерной обработки одновременно с загрузкой следующих данных. Кэш данных имеет два интерфейса, по одному для каждого из конвееров, что позволяет ему обеспечивать данными две отдельные инструкции в течение одного машинного цикла. После того, как данные достаются из кэша, они записываются в главную память в режиме обратной записи. Такая техника кэширования дает лучшую производительность, чем простое кэширование с непосредственной записью, при котором процессор записывает данные одновременно в кэш и основную память. Тем не менне, Pentium процессор способен динамически конфигурироваться для поддержки кэширования с непосредственной записью.

Таким образом, кэширование данных использует два различных великолепных решения: кэш с обратной записью и алгоритм, названный MESI ( модификация, исключение, распределение, освобождение) протокол. Кэш с обратной записью позволяет записывать в кэш без обращения к основной памяти в отличие от используемого до этого непосредственного простого кэширования.

Эти решения увеличивают производитльность посредством использования преобразованной шины и предупредительного исключения самого узкого места в системе. В свою очередь MESI-протокол позволяет данным в кэш-памяти и внешней памяти совпадать - великолепное решение в усовершенствованных мультипроцессорных системах, где различные процессоры могут использовать для работы одни и те же данные.

Рекомендуемый объем общей кэш-памяти для настольных систем, основанных на Pentium процессоре, равен 128-256 K, а для серверов - 256 K и выше.

Высокопроизводительный блок вычислений с плавающей запятой

Нарастающая волна 32-разрядных программных приложений включает много интенсивно вычисляющих, графически ориентиро-программ, которые занимают много процессорных ресурсов на выполнение операций с плавающей запятой, обеспечивающих математические вычисления. Поскольку требования к персональным компьютерам со стороны программного обеспечения по вычислениям с плавающей запятой постоянно возрастают, удовлетворить эти потребности могут усовершенствования в микропроцессорной технологии. Процессор Intel486 DX, например, был первым микропроцессором, интегрированным на одной подложке с математическим сопроцессором. Предыдущие семейства процессоров фирмы INTEL, при необходимости использования вычислений с плавающей запятой, использовали внешний математический сопроцессор.

Pentium процессор позволяет выполнять математические вычисления на более высоком уровне благодаря использованию усовершенствованного встроенного блока вычислений с плавающей запятой, который включает восьмитактовый конвеер и аппаратно реализованные основные математические функции. Четырехтактовые конвеерные команды вычислений с плавающей запятой дополняют четырехтактовую целочисленную конвееризацмю. Большая часть команд вычислений с плавающей запятой могут выполняться в одном целочисленном конвеере, после чего подаются в конвеер вычислений с плавающей запятой. Обычные функции вычислений с плавающей запятой, такие как сложение, умножение и деление, реализованы аппаратно с целью ускорения вычислений.

В результате этих инноваций, Pentium процессор выполняет команды вычислений с плавающей запятой в пять раз быстрее, чем 33-МГц Intel486 DX, оптимизируя их для высокоскоростных численных вычислений, являющихся неотъемлемой частью таких усовершенствованных видеоприложений, как CAD и 3D-графика.

Pentium процессор на тактовой частоте 66 МГц работает как "числодробилка" с рейтингом 64.5 по тесту SPECint92, практически не уступая RISC-процессору Alpha компании Digital, но с тактовой частотой вдвое более высокой.

Общая производительность Pentium процессора превосходит в 6 раз 25 МГц Intel486 SX и в 2.6 раз - 66 МГц Intel486 DX2. Индекс по рейтингу iCOMP для 66 МГц Pentium процессора, который выполняет 112 миллионов операций в секунду, составляет 567. Индекс по iCOMP ( Intel COmparative Microprocessor Peformance ) выполняет относительное сравнение производительности 32-битовых процессоров фирмы INTEL.

Расширенная 64-битовая шина данных

Pentium процессор снаружи представляет собой 32-битовое устройство. Внешняя шина данных к памяти является 64-битовой, удваивая количество данных, передаваемых в течение одного шинного цикла. Pentium процессор поддерживает несколько типов шинных циклов, включая пакетный режим, в течение которого происходит порция данных из 256 бит в кэш данных и в течение одного шинного цикла.

Шина данных является главной магистралью, которая передает информацию между процессором и подсистемой памяти. Благодаря этой 64-битовой шине данных, Pentium процессор существенно повышает скорость передачи по сравнению с процессором Intel486 DX - 528 MB/сек для 66 МГц, по сравнению со 160 MB/сек для 50 МГц процессора Intel486 DX. Эта расширенная шина данных способствует высокоскоростным вычислениям благодаря поддержке одновременной подпитки командами и данными процессорного блока суперскалярных вычислений, благодаря чему достигается еще большая общая производительность Pentium процессора по сравнению с процессором Intel486 DX.

В общем, имея более широкую шину данных, Pentium процессор обеспечивает конвееризацию шинных циклов, что способствует увеличению пропускной способности шины. Конвееризация шинных циклов позволяет второму циклу стартовать ранше завершения выполнения первого цикла. Это дает подсистеме памяти больше времени для декодирования адреса, что позволяет использовать более медленные и менее дорогостоящие компоненты памяти, уменьшая в результате общую стоимость системы. Ускорение процессов чтения и записи, параллелилизм адреса и данных, а также декодирование в течение одного цикла - все вместе позволяет улучшить пропускную способность и повышает возможности системы.

Мультипроцессорность

Pentium процессор - это идеал для наростающей волны мультипроцессорных систем, а также высочайший уровень производительности и вычислительной мощности в области современных вычислительных средств. Мультипроцессорные приложения, которые соединяют два или более Pentium процессоров - хорошо обслуживаются посредством усовершенствованной архитектуры кристаллов, раздельным встроенным кэшированием программного кода и данных, а также наборами микросхем для управления внешней кэш-памятью и утонченными средствами контроля целостности данных.

Как обсуждалось ранее, Pentium процессор поддерживает упорядоченный кэш с его MESI протоколом. Когда один процессор получает доступ к данным, которые кэшируются в другом процессоре, он имеет возможность приема правильных данных. И если данные модифицировались, все процессоры получают возможность доступа к приему данных в модифицированном виде. Новейший Pentium процессор фирмы INTEL также определяет, какие команды распознаются системой в соответствии с ипользуемым способом программирования. Это строго определенно подсказывает, каким образом программному обеспечению, разработанному для однопроцессорной системы, корректно работать в многопроцессорном окружении.

Средства разделения памяти на страницы

Pentium процессор предлагает опции поддержки любой из традиционных размеров страниц памяти - 4 KB или более широкие, 4 MB страницы. Эта опция позволяет производить вычисление частоты свопинга страниц в комплексных графических приложениях, буферах фреймов, а также ядер операционных систем, где увеличенный размер страницы сейчас позволяет пользователям перепланировать шире первоначально громоздкие объекты. Увеличение страниц дает результат в виде повышения производительности, причем все это отражается на прикладном программном обеспечении.

Определение ошибок и функциональная избыточность

Хорошая защита данных и обеспечение их целостности посредством внутренних средств становится крайне важным в приложениях, критичным к потерям данных благодаря распространению современного окружения клиент-серверов. Pentium процессор содержит два усовершенствования, традиционно присущих проектированию класса больших ЭВМ - внутреннее определение ошибок и контроль за счет функциональной избыточности ( FCR ) - это помогает обеспечить целостность данных развивающихся сегодня систем, базирующихся на настольных компьютерах.

Внутреннее определение ошибок дополняет битом четности внутренний код и кэширование данных, сдвиговую ассоциативную таблицу страниц, микрокод, а также целевой буфер перехода, помогая определять ошибки таким образом, что это остается незаметным и для пользователя, и для системы. В то же время контроль с помощью функциональной избыточности оптимизирован для приложений, критических к потерям данных, где Pentium процессор может работать в конфигурации основной/контролирующий. Если между двумя процессорами обнаруживаются разногласия, система извещается об ошибке. В результате происходит обнаружение более, чем 99% ошибок.

Кроме того, на подложке процессора расположено устройство встроенного тестирования. Самотестирование охватывает более 70% узлов Pentium процессора, не требует выполнения сброса кристалла и представляет собой процедуру, обычно используемую при диагностике систем. Другими встроенными решениями является реализация стандарта IEEE 1149.1, позволяющая тестировать внешние соединения проессора и отладочный режим, дающий возможность программному обеспечению просматривать регистры и состояние процессора.

Управление производительностью

Управление производительностью - особенность Pentium процессора, что позволяет разработчикам систем и прикладных расширений оптимизировать свои аппаратные и программные средства посредством определения потенциально узкого места для программного кода. а работчики могут наблюдать и считать такты для внутренних событий процессора, таких, как производительность чтения и записи данных, кэширование совпадений и выпадений, прерываний и использования шины. Это позволяет им измерять эффективность, которую имеет код в двойной архитектуре Pentium процессора и в своих продуктах и выполнять тонкую настройку своих приложений или систем для достижения оптимальной производительности. Выгода для конечных пользователей - это более высокие достоинства и высшая производительность, и все это благодаря хорошему взаимодействию с Pentium процессором, пользовательской системой и прикладным программным обеспечением.

Давая возможность разработчикам проектировать системы с управлением энергопотреблением, защитой и другими свойствами, Pentium процессор поддерживаем режим управления системой (SMM), подобный режиму архитектуры Intel SL.

Наращиваемость

Вместе со всем, что сделано нового для 32-битовой микропроцессорной архитектуры фирмы INTEL, Pentium процессор сконструирован для легкой наращиваемости с использованием архитектуры наращивания фирмы INTEL. Эти нововведения защищают инвестиции пользователей посредством наращивания производительности, которая помагает поддерживать уровень продуктивности систем, основанных на архитектуре процессоров фирмы INTEL, больше, чем продолжительность жизни отдельных компонентов. Технология наращивания делает возможным использовать преимущества большинства процессоров усовершенствованной технологи в уже существующих системах с помощью простой инсталяции средства однокристального наращивания производительности. Например, первое средство наращивания - это OverDrive процессор, разработанный для процессоров Intel486 SX и Intel486 DX, использующий технологию простого удвоения тактовой частоты, использованную при разработке микропроцессоров Intel486 DX2.

Посредством наращивания одного из этих дополнительных процессоров в сокет, расположенный возле центрального микропроцессора на большинстве материнских платах Intel486, пользователи могут увеличить общую производительность системы более, чем на 70% практически для всех программных приложений.

Технология наращивания с помощью OverDrive процессоров возможна и для систем, основанных на семействе Pentium процессора, посредством простой установки в будущем процессора, выполненного по усовершенствованной технологии. В свою очередь, технология Pentium процессора является основой дополнительного процессора, разрабатываемого для систем, базируемых на Intel486 DX2.


Процессоры Pentium фирмы Intel представляют пятое поколение процессоров семейства х86. По базовой регистровой архитектуре и системе команд они совместимы с вышеописанными 32-битными процессорами, но имеют 64-битную шину данных, благодаря чему их иногда ошибочно называют 64-разрядными. По сравнению с предыдущими поколениями процессоры Pentium имеют следующие качественные отличия:

  • Суперскалярная архитектура: процессор имеет два параллельно работающих конвейера обработки (U-конвейер с полным набором инструкций и V-конвейер с несколько ограниченным набором), благодаря чему он способен одновременно выполнять две инструкции. Однако преимущества этой архитектуры полностью реализуются только при специальном режиме компиляции ПО.
  • Применение технологии динамического предсказания ветвлений совместно с выделенным внутренним кэшем команд объемом 8 Кбайт, обеспечивает максимальную загрузку конвейеров.
  • Внутренний (Level 1) кэш данных объемом к Кбайт в отличие от 486-го работает с отложенной (до освобождения внешней шины) записью и настраивается на режим сквозной или обратной записи, поддерживая протокол

MESI.

  • Внешняя шина данных ради повышения производительности имеет разрядность 64 бит, что требует соответствующей организации памяти.
  • Встроенный сопроцессор за счет архитектурных улучшений (конвейеризации) в 2-10 раз превосходит FPU-486 по производительности.
  • Введено несколько новых инструкций, в том числе распознавание семейства и модели CPU.
  • Применено выявление ошибок внутренних устройств (внутренний контроль паритета) и внешнего интерфейса шины, контролируется паритет шины адреса.
  • Введена возможность построения функционально-избыточной двухпроцессорной системы.
  • Реализован интерфейс построения двухпроцессорных систем с симметричной архитектурой (начиная со второго поколения Pentium).
  • Введены средства управления энергопотреблением.
  • Применена конвейерная адресация шинных циклов.
  • Сокращено время (число тактов) выполнения инструкций.
  • Введена трассировка инструкций и мониторинг производительности.
  • Расширены возможности виртуального режима — введена виртуализация флага прерываний.
  • Введена возможность оперирования страницами размером 4 Мб в режиме страничной переадресации (Paging).

Все Pentium-процессоры имеют средства SMM, возможности которых расширялись по мере появления новых моделей. Средства тестирования включают возможность выполнения встроенного теста BIST (Built-In Self Test), обеспечивающего выявление ошибок микрокодов, программируемых логических матриц, тестирование командной кэш-памяти, кэш-памяти хранения данных, буфера быстрой переадресации и ROM. Все процессоры имеют стандартный тестовый порт IEEE 1149.1, позволяющий тестировать процессор с помощью интерфейса JTAG.

В процессорах реализованы новые дополнительные средства отладки:

  • зондовый режим (Probe Mode), обеспечивающий доступ к внутренним регистрам и пространствам ввода-вывода системной памяти процессора Pentium. Этот режим позволяет проверять и изменять состояние CPU, обеспечивая средства для отладки программ с возможностями, подобными внутрисхемным эмуляторам;
  • расширения отладки DE (Debug Extensions), позволяющие ставить контрольные точки по адресам ввода-вывода;
  • внутренние счетчики, используемые для текущего контроля производительности и учета числа событий;
  • пошаговое исполнение с помощью команды CPUID.

Процессоры Pentium первого поколения (Р5) с тактовой частотой 60 и 66 МГц имели напряжение питания 5 В, что приводило к большому тепловыделению (на частоте 66 МГц — 16 Вт). Они выпускались в корпусах PGA-273 (матрица 21x21), для установки этих процессоров предназначен сокет 4.

Первые модели процессоров имели ошибку в FPU (floating point flaw), выражавшуюся в потере точности при выполнении деления с некоторыми сочетаниями операндов. Ошибка могла появляться от 4-го до 19-го разряда после десятичной точки. С начала 1995 года процессоры выпускались уже без ошибок. Статистические исследования показывают, что ошибка может проявляться раз в несколько лет. Тем не менее фирма Intel до сих пор обеспечивает бесплатную замену уже проданных процессоров с ошибкой на исправленные версии, но без «апгрейда» на более современные модели. Процессоры с ошибкой могут быть выявлены с помощью утилиты CPUIDF.EXE, которую можно получить на Web-сервере компании.

Pentium Overdrive 120 и 133 МГц (Overdrive for Pentium) — вариант процессора Pentium второго поколения (с пониженным энергопотреблением и удвоением частоты), предназначенный для замены процессоров Pentium 1-го поколения. Он имеет корпус PGA-273, устанавливаемый в сокет 4. Эти процессоры дороже обычных Pentium 120 или 133, их применение имеет смысл только тогда, когда по каким-либо причинам нет возможности заменить старую системную плату, а производительности Pentium 60 или 66 Мгц недостаточно. Но более мощный процессор в такую плату все равно уже не поставить.

Процессоры Pentium второго поколения (Р54) имеют напряжение питания 3,3 В и менее, что существенно снижает рассеиваемую мощность. При этом их входные и выходные сигналы остаются совместимыми с ТТЛ, однако для входов допустимый уровень сигнала ограничен на уровне 3,3 В (кроме тактовых входов CLC и PICCLC, допускающих уровень до 5 В). Более совершенные модели второго поколения используют технологию снижения напряжения питания VRT (Voltage Reduction Technology). При этом напряжение питания VCC для интерфейсных схем остается равным 3,3 В, а для питания ядра, потребляющего около 90% мощности, VCC снижено до 2,9 В, что уменьшает рассеиваемую мощность.

Процессоры изготавливаются в корпусах SPGA-296 с шахматным расположением выводов, для их установки предназначены сокеты 5 и 7. Сокет 7 имеет две шины питания: VCC2 для питания ядра процессора и VCC3 для питания интерфейсных схем — и допускает установку процессоров с VRT-технологией.

В процессорах второго поколения применяется внутреннее умножение частоты, при этом интерфейсные схемы внешней системной шины работают на частотах 50, 60 или 66,66 МГц, а ядро процессора работает на более высокой частоте (75, 90, 100, 120, 133, 150, 166, 180 и 200 МГц). Разделение частот позволяет реализовать достижения технологии изготовления процессоров, существенно опережающие возможности повышения производительности памяти и других традиционных компонентов компьютера. Коэффициент умножения (1,5, 2, 2,5 или 3) задается комбинацией уровней сигналов на входах BF0, BF1 в пределах, разрешенных спецификацией тактовой частоты процессора. Независимость установки внешней частоты и коэффициента умножения позволяет одну и ту же внутреннюю частоту задавать разными способами. Например, 100 МГц можно получить и как 50x2, и как 66,66x1,5. Последний вариант в общем случае предпочтительнее, поскольку при этом шина PCI будет работать на частоте 33 МГц, а не 25 МГц. Однако бывают и исключения: если установленная память при частоте 66 МГц потребует больше тактов ожидания, чем при 50 МГц, то предпочтительнее скорее всего будет частота 50 МГц.

Процессоры с различающимися значениями тактовых частот, указанных в маркировке на корпусе, выполняются по одним и тем же шаблонам (схемам) в пределах одной группы степпинга (см. ниже). Маркировка частоты наносится после жестких отбраковочных испытаний в зависимости от частоты, на которой он полностью прошел выходной контроль. Это открывает возможности для «разгона» процессоров, включая и пиратскую перемаркировку, когда на процессор наносится новое обозначение завышенной тактовой частоты. Против перемаркировки в некоторых моделях процессоров устанавливали специальные схемы, не допускающие разгона.

Pentium OverDrive 125, 150 и 166 МГц — вариант процессоров 2-го поколения для замены Pentium 75, 90 и 100 МГц. От обычных в основном отличаются фиксированным (установленным внутри корпуса) коэффициентом умножения частоты. Предназначены для установки в сокет 5 или 7.

Процессоры Pentium MMX (Р55С) — новое поколение процессоров, основанное на MMX-технологии, ориентированной на мультимедийное, 2D- и 3D- графическое и коммуникационное применение. В архитектуру Pentium введены восемь 64-битных регистров (точнее, появилась возможность иного использования регистров FPU), 4 новых типа данных и 57 дополнительных мнемоник инструкций для одновременной обработки нескольких единиц данных (SIMD — Single Instruction Multiple Data). Одновременно обрабатываемое 64-битное слово может содержать как одну единицу обработки, так и восемь однобайтных, четыре двухбайтных, или два четырехбайтных операнда. В остальных командах обеспечивается совместимость с Pentium.

Кроме MMX-расширения, в архитектуре Pentium MMX имеется ряд усовершенствований, повышающих его производительность и на обычных операциях. Более эффективный способ предсказания ветвлений позаимствован у Pentium Pro, удвоено число буферов записи (их стало четыре) и удвоен объем обеих частей кэша L1 (теперь 16+16 Кб), увеличено число ступеней конвейеров, улучшена возможность параллельных вычислений (процессор способен выполнять две SIMD-инструкции с 16-битными данными за 1 такт).

В двухпроцессорных системах Pentium MMX поддерживает только симметричную архитектуру, возможность функционально-избыточного контроля (FRC) изъята.

Применено раздельное питание ядра (напряжение 2,7-2,9 В, номинал 2,8 В) и интерфейсных схем (3,135 — 3,6 В, номинал 3,3 В). Процессор совместим по выводам с Pentium второго поколения с технологией VRT и устанавливается в сокет 7 (установка в сокет 5 механически возможна, но электрически недопустима).

Процессоры Pentium для мобильных применений имеют пониженное энергопотребление, обеспеченное снижением напряжения питания ядра процессора. Кроме того, из этих процессоров изъяты средства поддержки двухпроцессорных систем, APIC и соответствующие им внешние выводы. Процессоры этого класса исполняются в корпусах SPGA, а также в корпусах TCP, имеющих выводы, расположенные по периметру корпуса.

Интерфейс шины процессоров Pentium

По интерфейсу шина процессора Pentium напоминает шину i486, но имеет заметные отличия. Новые особенности направлены на поддержку политики обратной записи кэша, повышение производительности и обеспечение дополнительных функциональных возможностей. Если шина i486 была ориентирована на максимальную гибкость и простоту подключения устройств с различной разрядностью, то шина Pentium ориентирована на достижение максимальной производительности. Шина данных стала 64-битной для повышения производительности обмена с памятью. Возможность динамического управления разрядностью шины (сигналы BS16# и BS8#) изъята, согласование по разрядности с интерфейсными шинами возложено на микросхемы чипсета.

При разрешенном контроле паритета данных (сигналом PEN) ошибка вызывает не только срабатывание сигнала РСНК#, но и фиксацию сбойного адреса и данных в регистре машинного контроля. А если установлен бит MCE регистра CR4, по этой ошибке генерируется исключение 18.

В дополнение к контролю паритета шины данных введен контроль паритета шины адреса. Обнаруженная ошибка паритета бит А[31:5] шины адреса только вызывает сигнал ошибки АРСНК#, который может быть обработан системной логикой. Пакетные циклы выполняются только при обращениях к памяти, причем как при чтении (как это было у 486-го), так и при записи. Пакетные циклы связаны только с кэшируемой памятью, при этом кэшируемость памяти подразумевает и ее поддержку пакетного режима. Во время пакетного цикла сигналы разрешения байт и младшие биты адреса А[4:3] не меняются (пакеты всегда выровнены по границам строк кэша). Порядок чередования адресов (табл. 1), как и у процессора 486, оптимизирован для двухбанковой организации памяти. Снова появилась конвейерная адресация на шине (как у 286-го и 386-го), что позволяет одновременно на шине присутствовать двум обслуживаемым запросам. На рис.1 и 2 приведены временные диаграммы одиночных и конвейеризованных пакетных циклов. Признаком пакетного цикла (и его окончания) является сигнал CACHE#. Внешняя система не может прервать пакетный цикл, начатый процессором (в 486-м она могла заставить процессор любой пакетный цикл преобразовать в обычные сигналом RDY#). Конвейеризация запрашивается сигналом NA#, в ответ на который процессор через такт выдаст адрес следующего цикла. Без конвейеризации следующий адрес (и тип цикла) был бы выставлен только после завершения передачи данных текущего цикла.

Как и у предыдущих процессоров, тип шинного цикла задается управляющими сигналами М/Ю#, D/C# и W/R#, действующими одновременно со стробом ADS#. Кроме циклов обращения к памяти, вводу-выводу и подтверждения прерывания, процессор имеет специальные шинные циклы, идентифицируемые по комбинации сигналов ВЕ[0:7]# (табл.2). Эти циклы, так же как и остальные, требуют подтверждения сигналом BRDY#.

Таблица 1. Последовательность адресов в пакетном цикле Pentium
Первый адрес Второй адрес Третий адрес Четвертый адрес
0 8 10h 18h
8 0 18h 10h
10h 18h 0 8
18h 10h 8 0
Таблица 2. Идентификация шинных циклов Pentium
ВЕ[7:0]#:
76543210
Специальный цикл:

M/IO# = 0, D/C# = 0 и W/R# = 1

11111110 Shutdown
11111101 Flush (инструкции INVD, WBINVD)
11111011 Halt
11110111 Writeback (инструкция WBINVD)
11101111 Flush Acknowledge (сигнал FLUSH#)
11011111 Branch Trace Message
Рис.1. Одиночные циклы чтения и записи на шине Pentium
Рис.2. Конвейеризованные пакетные циклы чтения на шине Pentium

Процессор имеет вход EWBE#, с помощью которого он отслеживает состояние внешних буферов отложенной записи для обеспечения корректной последовательности шинных циклов записи. Для поддержания согласованности данных кэша и основной памяти процессор отрабатывает циклы слежения (Snoop Cycle или Inquire Cycle), инициированные внешней (для него) системой. Эти циклы, как и в 486-м, используют сигналы AHOLD#, EADS# и ответные сигналы процессора HIT# и HITM#. Сигнал FLUSH# вызывает выгрузку всех модифицированных строк первичного кэша (обратную запись). Циклы слежения инициируется системой для определения присутствия затребованной области памяти в строке какой-либо кэш памяти и определения ее состояния. Процессоры, начиная с Pentium, поддерживают протокол MESI, названный по определяемым им состояниям М (Modified), Е (Exclusive), S (Shared) и I (Invalid). Состояния определяются следующим образом:


M-state — строка присутствует только в одном кэше и модифицирована, то есть отличается от содержимого основной памяти. Доступ к этой строке возможен без генерации внешнего (по отношению к локальной шине) цикла обращения;
E-state — строка присутствует только в одном кэше, но не модифицирована. Доступ к этой строке возможен без генерации внешнего цикла обращения, при записи в нее она перейдет в состояние «М»;
S-state — строка потенциально может присутствовать в нескольких кэшах. Ее чтение возможно без генерации внешнего цикла, а запись в нее должна сопровождаться сквозной записью в основную память, что повлечет аннулирование соответствующих строк в других кэшах;
I-state — строка отсутствует в кэше, ее чтение может привести к генерации цикла заполнения строки. Запись в нее будет сквозной и выйдет на внешнюю шину.

Инициализация процессора выполняется по сигналу RESET, как и для предыдущих процессоров. В дополнение ко входу сброса RESET введен сигнал INIT, по которому процессор переходит в то же состояние, что и по сигналу RESET, но сохраняя содержимое кэша и регистров FPU. Этот сигнал может быть использован для переключения из защищенного режима в реальный.

Во время действия сигнала RESET должны установиться значение на входах управления коэффициентом умножения BF[1:0] и частота на входе CLC. Колебания входной частоты не могут быстро отрабатываться схемой умножителя, построенной на основе петли фазовой автоподстройки частоты PLL (Phase Lock Loop). При нестабильности генератора входной частоты работоспособность процессора не гарантируется.

Для процессоров первого поколения умножение частоты не применялось (KF=1). Для процессоров с частотой 75-133 МГц коэффициент умножения (1,5 или 2) официально определялся сигналом BF, но фактически многие процессоры воспринимали два сигнала: BF0 (называемый просто BF) и BF1. Значение коэффициентов умножения для различных моделей Pentium приведены в табл.3. Пока что они отличаются только трактовкой коэффициента по умолчанию (когда оба вывода BF0 и BF1 свободны), но для грядущего процессора 266 МГц, вероятно, комбинация 10 будет означать коэффициент 4 (а не 2, как указано в справочном листке на процессоры ММХ).

Таблица 3. Коэффициент умножения частоты процессоров

Pentium 75-133 МГц Pentium ММХ 166-233 МГц
BF[1:0] KF FCORE* KF FCORE*
00 2.5 150, 166 2.5х 166
01 3.0 180, 200 3.0x 200
10 2.0 100, 120, 133 2.0x Нет
11 1.5 75, 90, 100 3.5x 233**
* Частота ядра указана для внешней частоты 66,66 МГц.
** Допустимый диапазон внешней частоты 33,33-66,66 МГц.

В момент окончания действия сигнала RESET процессор кроме нормального рабочего режима может быть переведен в один из следующих режимов:

  • BIST (Built-In Self Test) — встроенный тест, выполняемый приблизительно за 219 тактов ядра и охватывающий около 70% внутренних блоков процессора. Во время выполнения теста процессор не генерирует внешних циклов. После выполнения теста процессор переходит в рабочий режим, о результате завершения можно судить по содержимому регистра ЕАХ. Нулевое значение указывает на исправность, любое другое — на отказ какого-либо блока. Если во время выполнения BIST процессор обнаружит внутреннюю ошибку паритета, он выставит сигнал IERR# и попытается выполнить ShutDown. BIST запускается при высоком уровне сигнала INIT во время спада сигнала RESET;
  • Tristate Test Mode — режим, при котором все (кроме TDO) выходные и двунаправленные сигналы переходят в третье состояние, включается по низкому уровню сигнала FLUSH# во время спада сигнала RESET;
  • FRC — режим, при котором процессор работает в качестве проверяющего в функционально-избыточной двухпроцессорной системе. Включается при низком уровне на входе FRCMC# во время спада сигнала RESET.

Для процессоров Pentium источниками аппаратно вызываемых прерываний являются следующие входные сигналы, расположенные в порядке убывания приоритета:

  • BUSCHK# — контроль шины, вызывающий исключение MCE;
  • R/S# — переключение в зондовый режим;
  • FLUSH# — очистка кэш-памяти (может вызвать поток операций записи);
  • SMI# — прерывание входа в режим SMM;
  • INIT — «мягкий» сброс процессора;
  • NMI — немаскируемое прерывание;
  • INTR— запрос маскируемых прерываний;
  • STOPCLK# — останов синхронизации.

Здесь понятие прерывания трактуется несколько шире и относится ко всем событиям, заставляющим процессор генерировать внешние циклы вне очереди, определяемой прерываемой последовательностью инструкций (таким образом можно определить действие сигнала FLUSH#). Если в процессоре разрешена работа контроллера APIC, то прерывания, поступающие по его шине, заменяют в данном списке сигналы NMI и INTR.

Процессоры второго поколения имеют возможность изменять порядок приоритета прерываний с помощью бита ITR (бит 9 регистра TR12). В табл.4 приведены два возможных варианта приоритетов прерываний.

Зондовый режим отладки (Probe Mode) использует тестовый порт ТАР (Test Acess Port) подключения интерфейса JTAG. Этот интерфейс может использоваться не только для тестирования (Boundary Scan), но и для отладочных целей. Для этого в состав порта ТАР введен сигнал R/S#, по его отрицательному перепаду процессор завершает выполнение текущей инструкции и останавливается, сообщив об этом сигналом PRDY. В этом состоянии по интерфейсу JTAG внешнее отладочное устройство может «пообщаться» со всеми внутренними регистрами процессора, после чего, возвратив сигнал в неактивное состояние (высокий уровень), «отпустить» процессор для продолжения выполнения прерванного потока инструкций. По предоставляемым возможностям отладки зондовый режим эквивалентен внутрисхемному эмулятору — мечте любого разработчика самого аппаратно-зависимого программного обеспечения. Для подключения порта ТАР фирма Intel предлагает на системной плате устанавливать специальный 20- или 30-штырьковый разъем, к которому подключается шлейф внешнего отладчика. На этот разъем выводятся сигналы процессора R/S#, PRDY, TDI, TDO, TMS, ТСК и TRST# — все, что нужно для внутрисхемной отладки. Но даже если этого разъема нет на системной плате, подключиться к выводам ТАР можно через специальную переходную колодку, к которой подключен шлейф ТАР. Колодка вставляется в сокет, а в нее — процессор. Есть и сдвоенные колодки для отладки двухпроцессорных систем.

Таблица 4. Приоритеты прерываний процессоров Pentium
Прерывание ITR = 0 (по умолчанию) ITR = 1
1 Точка останова (INT 3) Точка останова (INT 3)
2 BUSCHK# BUSCHK#
3 Ловушки отладки (INT 1) FLUSH#
4 R/S# SMI#
5 FLUSH# Ловушки отладки (INT 1)
6 SMI# R/S#
7 INIT INIT
8 NMI NMI
9 INTR INTR
10 Ошибка FPU Ошибка FPU
11 STPCLK# STPCLK#
12 Отказ на следующей инструкции Отказ на следующей инструкции

Режим SMM реализован аналогично предыдущим процессорам 386SL и 486SL, но начиная со второго поколения имеется возможность рестарта инструкций (см. табл. 3.9) и входа в SMM по сообщению, принятому с шины APIC.

Процессоры Pentium 2-го поколения имеют возможность снижения энергопотребления в нерабочем режиме (табл. 5). По сигналу STOPCLK# процессор выгружает буфера записи и входит в режим Stop Grant, в котором прекращается тактирование большинства узлов процессора, что вызывает снижение энергопотребления примерно в 10 раз. В этом состоянии он прекращает исполнение инструкций и не обслуживает прерывания, однако продолжает слежение за шиной данных, отслеживая кэш-попадания. Из этого состояния процессор выходит по снятию сигнала STOPCLK#. Управление сигналом STOPCLK# совместно с использованием режима SMM реализует механизм расширенного управления питания АРМ (Advanced Power Management). При отсутствии активности внешняя схема (чипсет) по команде, исполненной в режиме SMM, устанавливает данный сигнал. По пробуждающему событию внешняя схема (без участия процессора, который «спит») снимает сигнал, и процессор продолжает работу. Кроме того, с помощью сигнала STOPCLK# возможно и замедление процессора (с пропорциональным снижением потребляемой мощности), если на этот вход подавать периодический импульсный сигнал. Скважность импульсов будет определять коэффициент простоя процессора и, следовательно, его производительность (как бы снижая условную тактовую частоту).

В состояние пониженного потребления Auto HALT PowerDown процессор переходит при исполнении инструкции HALT. В этом состоянии процессор реагирует на все прерывания и также продолжает слежение за шиной. В режиме остановки внешней синхронизации процессор потребляет минимальную мощность, но в этом режиме он не выполняет никаких функций, а последующая подача синхронизации должна сопровождаться сигналом аппаратного сброса RESET.

Таблица 5. Энергопотребление процессоров Pentium MMX
Частота, МГц 233 200 166
Ток ICC2, А 6,5 5,7 4,75
Ток ICC3, А 0,75 0,65 0,54
Мощность максимальная, Вт 17,0 15,7 13,1
Мощность типовая, Вт 7,9 7,3 6,1
Мощность, потребляемая в режимах Stop Grant и Auto Halt Powerdown, Вт* 2,61 2,41 2,0
*В режиме остановки синхронизации процессор потребляет менее 0,3 Вт.

В Pentium первого поколения имеются выходные сигналы трассировки, отражающие работу конвейеров (IU, IV), факты ветвлений (IBT) и трассу ветвлений ВТЗ-ВТО. Однако в процессорах второго поколения этих выводов нет — видимо, их наблюдать стало уже не интересно. Назначение сигналов приведено в табл.6.

Таблица 6. Назначение сигналов процессора Pentium
Сигнал I/O Назначение
А[31:3] I/O Address — сигналы шины адреса. Линии А[31:5] являются входными в циклах слежения
А20М I А20 Mask — маскирование бита А20 физического адреса для эмуляции адресного пространства 8086. При конфигурировании на двухпроцессорное применение сигнал игнорируется
ADS# O Address Status — сигнал идентификации адресного цикла, во время которого действительны сигналы W/R#, D/C#, M/IO#, ВЕ[0:7] и А[31:3]
ADSC#* O Address Status Copy — функционально идентичен ADS#, используется для разгрузки линии ADS#
AHOLD I Address Hold — запрос доступа к внутренней шине адреса процессора от другого контроллера шины для организации циклов слежения
АР I/O Address Parity — контрольный бит паритета шины адреса
APCHK# O Address Parity Check — сигнал ошибки паритета шины адреса
APICEN/ PICD1 * I Advanced Programmable Interrupt Controller Enable — сигнал разрешения работы APIC высоким уровнем во время спада сигнала RESET. Если APIC разрешен, в рабочем режиме вывод используется для линии данных APIC (Programmable Interrupt Controller Data 1)
BE[7:5]#
BE[4:0]#
O
I/O
Byte Enable — сигналы, указывающие на используемые байты шины данных в данном цикле шины. Сигналы ВЕ[0:3]# используются для задания идентификатора APIC во время действия сигнала RESET. BE4# используется как вход во время цикла FLUSH в двухпроцессорных системах
BF[1:0] I Bus Frequency — управление коэффициентом умножения частоты (см. табл.3). У Pentium 60 и 66 МГц отсутствуют
BOFF# I Backoff — сигнал, принудительно переводящий все выходы в высокоимпедансное состояние. Если он вводится во время шинного цикла, после снятия сигнала шинный цикл возобновится
BP[3:2]# O Breakpoint — сигналы, указывающие на попадание в точку останова по отладочным регистрам DR3 и DR2
PM/BP[1:0]# O Perfomance Monitor/Breakpoint — сигналы, указывающие на попадание в точку останова по отладочным регистрам DR1 и DR0 или срабатывание счетчиков, используемых для мониторинга производительности процессора
BRDY# I Burst Ready — вход готовности, по которому завершается текущий цикл передачи данных. В отличие от i486 сигнал используется для завершения всех циклов (сигнал RDY# исключен, пакетные циклы процессор применяет только к кэшируемой памяти, подразумевая их безусловную поддержку системой)
BRDYC#*
Burst Ready Copy — логический эквивалент сигнала BRDY#
BREQ O Bus Requred — сигнал внутреннего запроса процессором доступа к шине. Действует и в то время, когда процессор не управляет шиной
BUSCHK# I Bus Check — сигнал, которым система может сообщить о неудачном завершении шинного цикла. При этом адрес и управляющие сигналы фиксируются в регистрах MCR, и при установленном бите MCE в регистре CR4 вырабатывается исключение «machine check exception». Не действует при активном сигнале STPCLK#
CACHE# O Для циклов, инициированных процессором, указывает на внутреннюю кэшированность цикла (при чтении) и на пакетный цикл в случае записи. Если сигнал во время чтения неактивен, процессор не будет кэшировать принятые данные, независимо от сигнала KEN#. Сигнал используется и для определения длины цикла (числа передач)
CLK I Clock — внешний сигнал синхронизации процессора
CPUTYP* I CPU Туре — определение типа процессора. У первичного (в двухпроцессорной системе) или единственного процессора вывод должен быть заземлен, у вторичного — соединен с шинои VCC. Для процессоров OverDrive применяется для определения необходимости использования протокола квитирования (в системах с двумя сокетами)
D/P#* O Dual/Primary — индикатор процессора. Первичный процессор, управляя шиной, устанавливает низкий уровень сигнала
D/C# O Data / Code# — сигнал, определяющий тип шинного цикла (высокий уровень при передаче данных памяти или ввода-вывода, низкий — при выборке кода, в цикле подтверждения прерывания или при останове)
D[63:0] I/O Data — сигналы шины данных
DP[7:0] I/O Data Parity — биты паритета байт [7:0] шины данных
[DPEN#] PICDO * I/O Dual Processing Enable — разрешение двухпроцессорного режима. Для вторичного процессора — выход, позволяющий первичному процессору (у которого этот сигнал является входным) определить присутствие вторичного по низкому уровню во время действия сигнала RESET#. Используется для индикации наличия процессора в сокете. В рабочем режиме используется как линия данных APIC
EADS# I External Address — индикатор присутствия действительного адреса на выводах шины адреса процессора. Используется для выполнения цикла слежения внутреннего кэша
EWBE# I External Write Buffer Empty — индикатор пустоты внешних буферов записи. Если во время генерации цикла записи процессор обнаруживает неактивное состояние этого сигнала, операция будет задержана для предоставления возможности внешним буферам выгрузить свои операции на шину
FERR# O Floating Point Error — сигнал ошибки мат. сопроцессора. Используется как запрос прерывания по ошибке
FLUSH# I Cache Flush — сигнал для полной очистки внутреннего кэша. По этому сигналу производятся все обратные записи, после чего специальным циклом подтверждения сообщит о завершении очистки. Если этот сигнал устанавливается перед окончанием действия сигнала RESET, процессор переходит в тестовый режим с высокоимпедансным состоянием выходных и двунаправленных линий
FRCMC#* I Functional Redundancy Checking Master/Checker — вход, определяющий роль процессора в функционально-избыточной паре: основной или проверочный. Воспринимается только во время сигнала RESET#
HIT#, HITM# O Сигналы результатов операции слежения за транзакцией. HIT# (Snoop Hit) указывает на кэш-попадание. HITM# (Hit Modified) указывает на попадание в модифицированную строку, запрещая другим контроллерам шины обращаться к этим данным до выполнения обратной записи (WB). Сигналы появляются через два такта после сигнала EADS# соответствующего цикла слежения
HLDA O Hold Acknowledge — подтверждение предоставления управления локальной шиной другому контроллеру
HOLD I Hold Request — запрос управления локальной шиной от другого контроллера
IERR# O Internal Error — сигнал обнаружения внутренней ошибки паритета или несравнения в режиме FRC
IGNNE# I Ignore Numeric Error — игнорирование ошибки сопроцессора — запрет вырабатывания исключения. Используется для совместимости с АТ, где вместо исключения вырабатывается аппаратное прерывание
INIT I Initialization — 4мягкая» инициализация процессора. Сигнал приводит к сбросу общих регистров и переходу по вектору, заданному при конфигурировании по включению. Содержимое кэш-памяти, буферов записи и регистров FPU не затрагивается. Если сигнал активен во время окончания действия сигнала RESET#, процессор выполняет BIST
LINT[1:0] (NMI, INTR) I Local APIC Interrupt — входы прерываний локальных контроллеров APIC. Если работа API С запрещена, LINT0 становится сигналом INTR, LINT1 — сигналом NMI. По сигналу RESET# работа API С разрешается и входы работают в режиме APIC, который может быть отменен программно. Во время действия сигнала RESET# используются для конфигурирования умножителя частоты
INV I Invalidation — вход аннулирования строки в случае попадания в цикле опроса (во время действия сигнала EADS#)
KEN# I Cache Enable — разрешение кэширования памяти, к которой происходит обращение в текущем цикле
LOCK# O Bus Lock — сигнал монополизации управления шиной, вырабатывается на время выполнения инструкции по префиксу LOCK и автоматически при выполнении инструкций XCHG с памятью, подтверждения прерывания и доступа к таблицам дескрипторов
M/IO# O Memory/ IO# Select — высокий уровень указывает на обращение к памяти (или останов), низкий — на обращение к портам ввода-вывода или подтверждение прерывания
NA# I Next Address — вход, сигнализирующий о готовности внешнего ОЗУ принять следующий адрес обращения до завершения текущей передачи данных. Следующий адрес (вместе со стробом EADS#) появится через два такта после NA#. Процессор может держать на внешней шине до двух незавершенных циклов
PBGNT#* I/O Private bus grant — линия, используемая в двухпроцессорных системах для передачи управления локальной шиной
PBREQ#* I/O Private bus request — линия запроса локальной шины в двухпроцессорных системах
PCD O Page Cache Disable — запрет кэширования страницы (вывод состояния бита PCD регистра CR3, каталога или таблицы страниц). PCD может принудительно устанавливаться битом общего запрета кэширования CD регистра CR0
PWT O Page Write Through — кэширование страницы с алгоритмом WT (вывод состояния бита PWT регистра CR3, каталога или таблицы страниц)
PCHK# O Patrity Check — сигнал ошибки паритета любого из разрешенных байт
PEN# I Parity Enable — вход, определяющий вместе с битом MCE регистра CR4 генерацию исключения в случае возникновения ошибки паритета в текущем цикле чтения
PHIT#* I/O Private hit — сигнал кэш-попадания, используемый для обеспечения когерентности первичной кэш-памяти в двухпроцессорных системах
PHITM#* I/O Private modified hit — сигнал кэш-попадания в модифицированную строку, используемый для обеспечения когерентности первичной кэш-памяти в двух-процессорных системах
PICCLK* I APIC Clock — синхронизация шины APIC
PRDY O Probe Ready — сигнал готовности зонда, используемый аппаратными средст-вами отладки. Указывает на остановку нормального исполнения в ответ на сигнал R/S# (вход в зондовый режим)
R/S# I Run/Stop# — вход, останавливающий нормальное исполнение инструкций и переводящий в зондовый режим по отрицательному перепаду
RESET I Сброс процессора — конфигурирование процессора, инициализация регистров, очистка кэша (без выполнения обратной записи) и переход к вектору сброса (по умолчанию OFFFFFFFOh). Если по окончании действия сигнала активен сигнал INIT#, процессор выполняет BIST
SCYC O Split Cycle — индикатор сблокированного невыровненного цикла (требующего дополнительных передач)
SMI# I System Management Interrupt — сигнал прерывания для входа в режим SMM
SMIACT# O Сигнал индикации режима SMM
STPCLK# I Stop Clock — асинхронный сигнал, переводящий процессор в состояние Stop Grant с малым потреблением
WB/WT# I Write Back/Write Through — вход, позволяющий с точностью до каждой строки определить политику записи при кэшировании
TRST# I Test Reset — сигнал сброса логики ТАР
TCK I Test Clock — синхронизация при тестировании по интерфейсу JTAG
TDI I Test Data Input — входные данные при тестировании по интерфейсу JTAG
TDO O Test Data Output — выходные данные при тестировании по интерфейсу JTAG
TMS I Test Mode State — выбор режима тестирования JTAG
VCC2 I Питание ядра (2,9 В)
NC I No Connected — выводы, которые должны оставаться неподключенными
VCC2DET# O Сигнал управления регулятором напряжения VCC2 (используется для авто-матического включения второго источника в процессорах с VRT)
VCC3 I Питание интерфейса (3,3 В)
VSS I Общий провод питания (GND)
W/R# O Write/Read — сигнал, определяющий тип шинного цикла (запись/чтение)
*Выводы ADSC#, BRDYC#, CPUTYP, D/P#, FRCMC#, PBGNT#, PBREQ#, PHIT#, PHITM#, PICCLK, PICDO[DPEN#] и PICD1[APICEN] у процессоров для мобильных применений отсутствуют.

Расширения архитектуры

Относительно базовой архитектуры 32-разрядных процессоров и ее развития в процессорах четвертого поколения процессоры Pentium (и старше) имеют ряд расширений, появляющихся по мере совершенствования моделей. Для возможности получения сведений о них в систему команд включена инструкция CPUID, позволяющая программно в любой момент времени (а не только сразу после сигнала RESET) получить сведения о классе, модели и архитектурных особенностях конкретного процессора. Подробно применение этой инструкции описано в п. 7.2.

В дополнение к базовой архитектуре 32-разрядных процессоров Pentium имеет набор регистров, специфических для модели — MSR (Model Specific Registers). В их число входит группа тестовых регистров (TR1-TR12), средства мониторинга производительности, регистры-фиксаторы адреса и данных цикла, вызвавшего срабатывание контроля машинной ошибки. Название этой группы регистров указывает на их возможную несовместимость для разных классов (Pentium и Pentium Pro) и даже моделей процессоров. Программа, их использующая, должна опираться на сведения о процессоре, полученные по инструкции CPUID.

Средства для мониторинга производительности включают таймер реального времени и счетчики событий. Таймер TSC (Time Stamp Counter) представляет собой 64-битный счетчик, инкрементируемый с каждым тактом ядра процессора. ДЛЯ чтения его содержимого предназначена инструкция RDTSC.

Счетчики событий CTRO, CTR1 разрядностью по 40 бит программируются на подсчет событий различных классов, связанных с шинными операциями, исполнением инструкций, событиями во внутренних узлах, связанных с работой конвейеров, кэша, контролем точек останова и т. п. Шестибитные поля типов событий позволяют каждому из счетчиков независимо назначить подсчет событий из обширного списка. Состояние счетчиков может быть предустановлено и считано программно. Кроме того, имеются внешние сигналы РМ[1:0], которые программируются на указание фактов срабатывания или переполнения соответствующих счетчиков. Поскольку эти сигналы могут менять свое значение с частотой, не превышающей частоту системной шины, из-за внутреннего умножения частоты каждое появление этих сигналов может отражать и несколько (до значения коэффициента умножения) фактов срабатывания счетчиков.

Тестовые регистры позволяют управлять большинством функциональных узлов процессора, обеспечивая возможность весьма подробного тестирования их работоспособности. С помощью бит регистра TR12 можно запретить новые архитектурные свойства (предсказание и трассировку ветвлений, параллельное выполнение инструкций) а также работу первичного кэша:

  • бит 0 — NBP (No Branch Prediction) — запрещает заполнение буфера ВРВ. При этом прежние вхождения продолжают действовать, для полного отключения предсказания необходимо загрузить регистр CR3 (это вызовет сброс таблицы ветвлений);
  • бит 1 — TR — разрешает формирование специального цикла сообщения о ветвлении;
  • бит 2 — SE (Single Pipe Execution) — запрещает работу второго конвейера (отменяет парное исполнение инструкций);
  • бит 3 — Cl (Cache Inhibit) — запрещает заполнение строк первичного кэша. В отличие от бита CD регистра CR0, этот бит не влияет на сигнал PCD, тем самым обеспечивается возможность работы внешнего вторичного кэша при запрещенном первичном (в тестовых целях);
  • бит 9 — ITR (Ю Trap Restart) — разрешает поддержку рестарта инструкций ввода-вывода при прерываниях SMI.

В технической информации на процессоры Pentium есть упоминание о свойстве «Programmable Buffer Size». Первое, что приходит в голову при переводе, будет звучать «как программируемый размер буферов» и наводит на мысль о буферах записи. На самом деле к свойствам программной или логической архитектуры это не имеет никакого отношения, а является способностью управлять чисто электрическими свойствами буферных схем интерфейса.

Двухпроцессорные системы

Процессоры Pentium начиная со второго поколения имеют специальные интерфейсные средства для построения двухпроцессорных систем. Интерфейс позволяет на одной локальной системной шине устанавливать два процессора, при этом почти все их одноименные выводы просто непосредственно объединяются. Целью объединения является либо использование симметричной мультипроцессорной обработки SMP (Symmetric Multi-Processing), либо построение функционально-избыточных систем FRC (Functional Redundancy Checking).

В системе с SMP каждый процессор выполняет свою задачу, порученную ему операционной системой. Поддержку SMP имеют такие ОС, как Novell NetWare, Windows NT, Unix. Оба процессора разделяют общие ресурсы компьютера, включая память и внешние устройства. В каждый момент времени шиной может управлять только один процессор из двух, по определенным правилам они меняются ролями.

Поскольку каждый из процессоров имеет свой внутренний первичный кэш, в круг задач интерфейса входит поддержание согласованности данных во всех иерархических ступенях оперативной памяти (два первичных, один вторичный кэш и основная память). Эта задача решается с помощью локальных циклов слежения, воспринимаемых процессором, не управляющим шиной в данный момент по сигналу ADS#, генерируемому другим процессором. Ответами на локальные циклы слежения являются сигналы PHIT# и PHITM#, а роль сигналов HIT# и HITM# остается прежней — они используются во внешних (по отношению к обоим процессорам) циклах слежения, инициируемых сигналами EADS#.

Для обработки аппаратных прерываний в многопроцессорных системах традиционные аппаратные средства становятся непригодными, поскольку прежняя схема подачи запроса INTR и передачи вектора в цикле INTA# явно ориентирована на единственность процессора. Для решения этой задачи в структуру процессоров Pentium начиная со второго поколения введен расширенный программируемый контроллер прерывания APIC (Advanced Programmable Interruption Controller). Этот контроллер имеет внешние сигналы локальных прерываний LINT[1:0] и трехпроводную интерфейсную шину (PICD[1:0] и PICCLK), по которым оба процессора связываются с контроллером APIC системной платы. Запросы локальных прерываний обслуживаются только тем процессором, на выводы которого (LINTO, LINT1) поступают их сигналы. Общие (разделяемые) прерывания (в том числе и SMI) приходят к процессорам в виде сообщений по интерфейсу APIC. При этом контроллеры предварительно программируются, определяя функции каждого из процессоров в случае возникновения того или иного аппаратного прерывания. Контроллеры APIC каждого из процессоров и контроллер системной платы, связанные интерфейсом APIC, выполняют маршрутизацию прерываний (Interrupt Routing), причем как статическую, так и динамическую. Внешне программный интерфейс обработки прерываний остается совместимым с управлением контроллера 8259А, что обеспечивает прозрачность присутствия APIC для прикладного программного обеспечения. Режим обработки прерываний посредством APIC разрешается сигналом APICEN по аппаратному сбросу, впоследствии он может быть запрещен программно.

Арбитраж процессоров выполняется с помощью «приватных» сигналов запроса (PBREQ#) и подтверждения передачи (PBGNT#) управления локальной шиной. Процессор — текущий владелец шины — отдаст управление шиной другому процессору по его запросу только по завершении операции. Сблокированные циклы не могут прерываться другим процессором, кроме случая, когда обращение к памяти попадает в область, модифицированный образ которой находится в кэше другого процессора. В этом случае, индицируемом сигналом PHITM#, ему отдадут управление для выполнения обратной записи из кэша. Сигналы обычного системного арбитража (HOLD, HLDA, BOFF#) в двухпро-цессорной системе действуют обычным образом, но воспринимаются и управляются поочередно текущим владельцем локальной шины.

В конфигурации FRC два процессора выступают как один логический: функционально-избыточная пара master/checker. Основной процессор (Master) работает в обычном однопроцессорном режиме. Проверочный процессор выполняет все те же операции «про себя», не управляя шиной, и сравнивает выходные сигналы основного (проверяемого) процессора с теми сигналами, которые он генерирует сам, выполняя те же операции без выхода на шину. В случае обнаружения расхождения вырабатывается сигнал ошибки IERR, который может обрабатываться как прерывание.

Двухпроцессорные системы в принципе могут использовать процессоры различного степпинга, но частоты ядра у них должны совпадать (шина, естественно, синхронизируется общим сигналом).

Маркировка и идентификация процессоров Pentium

Процессоры Pentium имеют довольно сложную систему маркировки. На верхней плоскости корпуса указывается семейство, к которому принадлежит процессор, код продукта и тактовая частота Например, обозначение А80502-90 относится ко второй модели Pentium с частотой 90 МГц. Надписи © ’92 ’93 или © ’92 ’95 в нижней строке к году выпуска отношения не имеют.

Трехзначное число, следующее за символами SX, SK, SU, SY или SZ называется S-спецификацией, определяющей номер версии (степпинг) продукта и его параметры. Степпинг производителя (Mfg. Stepping) кодируется последовательностью букв и цифр. По мере исправления ошибок и незначительных изменений увеличивается цифра (то есть после А1 последует А2). Значительные изменения сопровождаются изменением буквы и сбросом цифры (например, после АЗ последует ВО). В пределах одного степпинга производителя имеется группа изделий с различными S-спецификациями.

Существуют следующие модификации некоторых параметров процессоров:
STD (стандартное) — питание VCC = 3,135-3,6 В для процессоров типа С2 и последующих
VR (Volt Reduced) — пониженное питание VCC = 3,300-3,465 В;
VRE — для С2 и последующих VCC = 3,40-3,60 В; для B-step 3,45-3,60 В;
MD означает пониженные требования к временным характеристикам.

Напряжение питания указывается в маркировке явно (например, 2.9 В) после трехзначной S-спецификации или кодируется в символах, следующих за слэшем. В обозначении вида SK113 / ABC поля А, В и С несут следующую информацию:
поле А задает диапазон напряжения питания: S = STD, V=VRE;
поле В задает спецификации временных параметров: S — стандартная, М — пониженные требования (MD);
поле С задает возможность работы в двухпроцессорной системе: S — стандартная, U — процессор может работать только в однопроцессорной системе, в двухпроцессорном режиме не тестировался.

Информацию о процессоре содержит регистр EDX после аппаратного сброса, ее же можно получить и из регистра ЕАХ после выполнения инструкции CPUID ( запустив, например, утилиту CPUID.EXE). Заметим, что информация о допустимой тактовой частоте в процессоре не хранится, а появляется только в маркировке после отбраковочных испытаний. В табл.7 приведены параметры выпускаемых процессоров (по состоянию на май 1997 года). В первых четырех графах указаны биты регистров EDX или ЕАХ, в которых хранятся данные коды. Тип 0 сообщает первичный процессор (или единственный в однопроцессорной системе), тип 2 — вторичный процессор двухпроцессорной системы. Семейство 5 указывает на принадлежность процессора к классу Pentium. Модель указывает на поколение (Pentium 60/66 представляли модель 1). Степпинг производителя (Mfg. Stepping) символьно отражает модель, числовой степпинг и тип корпуса. Данной таблицей можно воспользоваться для разрешения сомнений о корректности применения конкретного процессора в определенных условиях. Для однопроцессорных систем наибольший интерес представляет уровень напряжения питания.

Таблица 7. Модификации процессоров Pentium 75-200 МГц

Процессоры для мобильных применений отличаются пониженным энергопотреблением и более высокой допустимой температурой, что позволяет их использовать в довольно тесных корпусах с плохими условиями вентиляции.

Типы сокетов для процессоров Pentium

Для установки процессоров Pentium разработаны три типа сокетов — 4, 5 и 7 (табл. 8 и 9).

Сокет 4 (рис.3) предназначен для процессоров первого поколения (60 и 66 МГц). Он имеет матрицу выводов 21x21 и напряжение питания 5 В.

Сокет 5 предназначен для процессоров Pentium второго поколения с частотой до 100 МГц, у которых коэффициент умножения фиксирован и составляет 1,5 и применяется одно напряжение питания около 3,3 В. Выводы его матрицы размером 37x37 расположены в шахматном порядке (рис.4).

Рис.3. Сокет 4 для процессоров Pentium 60/66 МГц.
Рис.4. Сокеты 5 и 7 для процессоров Pentium 75 МГц и выше.

Сокет 7 с такой же матрицей (37x37) предназначен для процессоров Pentium второго поколения с более высокими частотами. Он позволяет задавать коэффициент умножения частоты сигналами BF[1:0], а если системная плата с этим сокетом рассчитана на применение процессоров AMD, то имеется и сигнал BF2.

Для установки процессоров с раздельным питанием ядра и интерфейсных схем (технология VRT, применяемая во всех MMX-процессорах Р55С и современных «обычных» процессоров Pentium) сокет 7 определяет две шины питания VCC2 и VCC3. На системной плате при этом должно находиться два регулятора напряжения: для ядра (VCC2) и интерфейсных схем (VCC3). Их номинальные напряжения определяются типом процессора (табл. 10 и 11).

Таблица 8. Сигналы шин адреса и данных сокетов 4, 5 и 7
Таблица 9. Управляющие сигналы сокетов 4, 5 и 7
Таблица 10. Питание в coкетах 4 и 5
Таблица 11. Питание в сокете 7

Процессоры, совместимые с Pentium

К процессорам пятого поколения, кроме классического Pentium фирмы Intel, относятся и ряд процессоров других фирм. Часть из них имеет некоторые черты процессоров шестого поколения, но в данной главе рассмотрим процессоры, имеющие интерфейс, совместимый с процессором Pentium.

Фирма AMD выпускает два семейства процессоров, совместимых по выводам с Pentium — К5 и К6. Процессоры этих типов могут устанавливаться в сокеты 7, некоторые версии К5 могут работать и в сокетах 5. Процессоры программно совместимы с семейством х86 и имеют логотип, указывающий на совместимость с Windows. Однако их можно смело устанавливать только в системные платы, в описании которых есть явное указание на возможность их применения. В противном случае возможны неприятности с работой кэш-памяти, которые не выявляются многими тестовыми программами. Системные платы, поддерживающие процессоры AMD, учитывают некоторую специфику режимов работы буферных интерфейсных схем.

Процессоры AMD, как всегда, отличаются наличием развитых средств SMM и управления энергопотреблением. Цена этих процессоров ниже аналогичных изделий Intel.

AMD К5 PR75/90/100/120/133/166 и выше — Pentium-совместимые процессоры, предназначенные для установки в сокет 7. По сравнению с процессорами Intel эти процессоры имеют некоторые черты шестого поколения: более сложный конвейер, исполнение по предположению, изменение порядка выполнения инструкций, переименование регистров и некоторые другие. В обозначении производительности применяется P-Rating (см. п. 7.3), причем тактовая частота ядра может быть ниже обозначения PR. Например, процессор с обозначением вида AMD-K5 PR133ABQ 100MHz имеет Р-рейтинг 133 и частоту ядра 100 МГц. Буквы, идущие за значением PR, отражают следующие параметры:

А — тип корпуса (SPGA),

В — напряжение питания.

Возможные варианты для процессоров с одним питанием:

В=3,5 В (3,45-3.60)

С=3,3 В (3,30-3.465)

F=3.3 В (3.135-3.465)

Для будущих процессоров с раздельным питанием ядра и интерфейса:

G=x/y — автоматическое определение

Н=2,9/3,3

J=2.7/3.3

К=2.5/3.3

Q — допустимая температура корпуса. Возможны варианты:

W=55 С

Q=60 С

R=70 С

Y=75 С

Иногда те же процессоры обозначаются и как AMD5K86 75 MHz (90, 100...).

Процессоры имеют внешние частоты 50, 60 и 66,66 МГц, но используют иной ряд коэффициентов умножения: 1,5, 1,75, 2, как показано в табл.12.

Вывод BF (совпадающий с BF0) в первых моделях позволял задавать коэффициент 1,5 (BF=1) или 2 (BF=0). Выводы BF[1:0] позволяют задавать коэффициенты 1,5 (BF[1:0]=10 или И), 1,75 (BF[1:0]=00). Сочетание 11 зарезервировано.

Таблица 12. Частоты и коэффициенты умножения процессоров AMD К5
P-Rating Код модели - DX[7:4] Частота ядра Частота шины BF BF[1:0] Коэффициент умножения
AMD-K5-PR75 0 75 50 1 - 1,5
AMD-K5-PR90 0 90 60 1 - 1,5
AMD-K5-PR100 0 100 66.66 1 - 1,5
AMD-K5-PR120 1 90 60 - 10 1,5
AMD-K5-PR133 1 100 66.66 - 10 1,5
AMD-K5-PR166 2 116.7 66.66 - 00 1,75

Процессоры поддерживают возможность функционально-избыточной двух-процессорной архитектуры (FRC), однако интерфейса симметричных мультип-роцессорных систем не имеют.

Как и в Pentium 2-го поколения, интерфейс JTAG дополнен сигналами R/S# и PRDY, реализующими зондовый режим отладки.

AMD-Кб ММХ — процессор, по архитектуре ядра и свойствам напоминающий Pentium II (или Pentium Pro с поддержкой ММХ, что примерно одно и то же). Однако в отличие от этих процессоров, AMD-Кб ММХ не имеет внутреннего вторичного кэша и устанавливается в стандартный сокет 7, что является весьма привлекательным свойством. Вопрос применимости этого процессора в широко распространенных системных платах упирается в основном в поддержку конкретной версией BIOS, замена которой при использовании флэш-памяти не представляет собой большой технической проблемы. Процессор имеет раздельный первичный кэш данных и инструкций, по 32 Кб каждый. Кэш данных двухпортовый, поддерживает обратную запись. Кэш инструкций имеет дополнительную область для предварительно декодированных инструкций. Предсказание ветвлений выполняется по двухступенчатой схеме, обеспечивая достоверность предсказаний на уровне 95%. Не вдаваясь в подробности архитектурных решений, можно сказать, что в этом процессоре отражены практически все достижения, имеющиеся в процессоре Pentium И, включая режимы управления потреблением и тактированием. В отличие от процессоров Intel Р54 и Р55, процессор AMD-Кб ММХ не имеет встроенных средств поддержки многопроцессорных систем, включая APIC. У него отсутствует сигнал проверки шинных операций (BUSCHK), нет зондового режима и не выводятся сигналы точек останова (ВР) и монитора производительности (РМ).

Питание ядра (VCC2=2,9 В для 166 и 200 МГц и VCC2=3,2 В для 233 МГц) и интерфейсных цепей (VCC3=3,3 В) разделено, что снижает рассеиваемую мощность, которая не превышает 17,2, 20,0 и 28,3 Вт для процессоров с частотами 166, 200 и 233 МГц соответственно. В режиме Stop Grant потребление снижается до сотен милливатт.

Таблица 13.Коэффициент умножения частоты процессора AMD-К6 ММХ
BF[2:0] KF BF[2:0] KF
100b 2,5x 00b 4,5x
101b 3,0x 001b 5,0x
1 2,0x 0 4,0x
111b 3,5x 011b 5,5x

Входная частота 66,66 МГц, коэффициент умножения задается тремя сигналами BF[2:0] в соответствии с данными табл.13. Процессор Кб имеет дополнительный вход управления умножителем частоты BF2, отсутствующий у Pentium.

По назначению выводов BF[1:0] при BF2=1 процессор совпадает с Intel Pentium MMX, для получения коэффициентов 4,5—5,5 системная плата должна иметь третий джампер.

Процессоры фирмы Cyrix по архитектуре выбиваются из пятого поколения, причем в обе стороны. В них применяется «принстонская» архитектура первичного кэша (общий кэш для инструкций и данных) с некоторыми дополнительными архитектурными особенностями. Специальный механизм (Data Dependency removal) снижает число остановок конвейеров процессора («больное место» Pentium Pro на 16-битных приложениях).

Cyrix 6x86 (Ml) — процессоры, по выводам совместимые с Pentium, но имеющие архитектурные черты шестого поколения процессоров. К ним относится переименование регистров, исполнение по предположению, изменение порядка выполнения инструкций и т. п. Унифицированный первичный кэш размером 16 Кб используется как для инструкций, так и для данных; дополнительно имеется 256-байтный кэш инструкций. Процессор устанавливается в сокет 7. Несмотря на уход архитектуры вперед, Windows 95 и некоторые диагностические программы могут ошибочно идентифицировать процессор 6x86 как 486-й. Однако если BIOS поддерживает процессор Cyrix, в заставке POST тип процессора определяется верно. Если бы ОС Windows 95 определяла его как Pentium, программы, использующие специфические инструкции Pentium, могли бы работать некорректно, поскольку не все эти инструкции реализованы в процессоре 6x86. Как и в процессорах Cyrix 5x86, имеется та же «болезнь роста» — с этим процессором могут «зависать» некоторые программы, в частности написанные с помощью системы Clipper. Дело опять-таки в задержках, реализованных на программных циклах. Для их удлинения фирма предлагает специальные программы-замедлители, доступные по адресу ftp://ftp.cjnix.com/tech/pipeloop.exe. Для использования пакета 3D-Studio с данным процессором предлагаются Patch- файлы, доступные по адресу ftp://ftp.ktx.com/download/patches/3dsr4/fast_cpu/ fstcpufx.exe.

В обозначении вида Cyrix 6х86-Р120+ элемент 120+ означает производительность, превышающую производительность процессора Pentium 120 МГц (Р-рейтинг). Выпускаются процессоры с производительностью Р120+, Р133+, Р150+, Р166+ и Р200+. Их отличительной особенностью является фиксированный коэффициент умножения, равный двум, и тактовые частоты ядра, меньшие, чем у соответствующих процессоров Pentium. Внешние частоты процессоров составляют 50, 55, 60, 66,66 и 75 МГц, что создает некоторые проблемы: частота 55 МГц (для Р133+) имеется не на всех системных платах ввиду ее использования только одним типом процессора, а частота 75 МГц (для Р200+) редко поддерживается, поскольку для многих компонентов системной платы пока еще является слишком высокой.

Процессоры 6x86 используют питание 3.3 (имеют в обозначении элемент С016) или 3,52 В (С028, С052), напряжение питания может указываться в маркировке и явно. Потребляемая мощность достигает 25 Вт (на уровне потребления Pentium Pro), что предъявляет более жесткие требования к охлаждению процессора и к рассеиваемой мощности внешнего регулятора напряжения. Максимально допустимая температура корпуса +70°С. Процессоры с раздельным питанием 6x86L используют 2,8 В для питания ядра и 3,3 В для питания интерфейсных схем. По потреблению и охлаждению с ними особых проблем не возникает.

Cyrix 6х86МХ — усовершенствованный вариант процессора Ml, включающий поддержку ММХ, реализацию специфических инструкций Pentium (мониторинг производительности, счетчик реального времени), расширенный до 64 Кб унифицированный первичный кэш. Изменяемые коэффициенты умножения 2, 2,5, 3 и 3,5 облегчают выбор внешней частоты (табл.14).

Процессоры устанавливаются в сокет 7. Питание ядра 2,8 В, интерфейсных схем 3,3 В.

Процессоры разработки Cyrix, выпускаемые на заводах IBM, продаются под торговой маркой IBM.

Таблица 14.Частоты и коэффициенты умножения процессоров Cyrix
Процессор Частота шины Частота ядра Коэффициент
6x86-Р120+ 50 100 2
6x86-Р133+ 55 110 2
6x86-Р150+ 60 120 2
6х86-Р166+ 66 133 2
6х86-Р200+ 75 150 2
6x86MX-PR166GP 60 150 2,5
6x86MX-PR200GP 66 166 2,5
6x86MX-PR233GP 75 188 2,5

Процессор Cyrix MediaGX™ является новым словом в архитектуре процессоров для PC и предназначен для недорогих портативных и настольных систем. Кроме обычного ядра, реализующего систему команд Pentium, процессор имеет встроенный графический контроллер VGA с 2D-акселераторами, использующий унифицированную архитектуру памяти UMA, а также аудиоканал. Сам процессор имеет интерфейс динамической памяти и шины PCI. К нему в комплекте должен использоваться еще один кристалл Сх5510 с контроллерами шин ISA, IDE, всеми традиционными системными средствами PC и портом MIDI.

Процессор вместе со своим кристаллом-компаньоном предназначен для установки на специализированные системные платы. По состоянию на начало июня 1997 года доступны процессоры с частотой ядра 120, 133 и 150 МГц.


См. также

  1. "Pentium" материал из Википедии — свободной энциклопедии.