IBM Power ISA

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 15:17, 17 июня 2017.

Power Instruction Set Architecture является сокращенным набором команд компьютера (RISC) набор инструкций архитектуры (ISA) , разработанная IBM . Название является аббревиатурой для оптимизации производительности с помощью Enhanced RISC .[Источник 1] ISA используется в качестве базы для высокопроизводительных микропроцессоров IBM в 1990-х годах и использовался на многих серверах IBM, мини-компьютерах, рабочих станциях и суперкомпьютерах. Эти процессоры назывались POWER1 (RIOS-1, RIOS.9, RSC, RAD6000) и POWER2 (POWER2, POWER2 + и P2SC). ISA эволюционировал в архитектуру набора команд PowerPC и был осужден в 1998 году, когда IBM представила процессор POWER3, который был 32/64 битным процессором PowerPC, но включал POWER ISA для обратной совместимости. После этого проект POWER ISA был закрыт.


История

Исследовательский проект 801

В 1974 году IBM приступила к проекту с целью создания крупной телефонной сети с потенциальной пропускной способностью, по меньшей мере, для 300 вызовов в секунду. Предполагалось, что для обработки каждого вызова потребуется 20 000 машинных инструкций, сохраняя в режиме реального времени ответ, поэтому процессор с производительностью 12 MIPS был сочтен необходимым. Это требование было чрезвычайно амбициозным на тот момент, но было осознано, что большую часть сложности современных процессоров можно было бы обойти, поскольку этой машине потребовалось бы только выполнять операции ввода-вывода, ветви, добавлять регистр-регистр, перемещать данные между регистрами и Памяти и не нуждаются в специальных инструкциях для выполнения тяжелой арифметики.

Эта простая философия дизайна, в соответствии с которой каждый шаг сложной операции определен явно одной машинной инструкцией, и все инструкции должны выполняться за одно и то же постоянное время, позже станут известны как RISC.

К 1975 году проект телефонного коммутатора был отменен без прототипа. Однако из оценок, полученных на первом году реализации проекта, казалось, что процессор, предназначенный для этого проекта, может быть очень перспективным процессором общего назначения, поэтому работа продолжалась в здании исследовательского центра Томаса Дж. Ватсона № 801, над проектом 801.

1982 Cheetah project

В течение двух лет в Исследовательском центре Ватсона были изучены суперскалярные пределы конструкции 801, такие как возможность реализации проекта с использованием нескольких функциональных блоков для повышения производительности, аналогично тому, как это было сделано в IBM System / 360 Model 91 и CDC 6600 (хотя модель 91 была основана на CISC-дизайне), чтобы определить, может ли RISC-машина поддерживать несколько инструкций за цикл или какие изменения в дизайне необходимо внести в конструкцию 801, чтобы допускать многократные исполнения , Для повышения производительности Cheetah имела отдельные исполнительные модули с филиалами, с фиксированной точкой и с плавающей запятой. В конструкцию 801 было внесено много изменений, позволяющих использовать несколько блоков выполнения. Первоначально Cheetah планировалось изготовить с использованием технологии биполярной эмиттерной логики (ECL), но к 1984 году дополнительная технология металл-оксид-полупроводник (CMOS) позволила повысить уровень интеграции схем и улучшить работу транзисторной логики.

America Project

В 1985 году исследования по архитектуре RISC второго поколения начались в Исследовательском центре IBM Thomas J. Watson, где была разработана архитектура «AMERICA». В 1986 году IBM Austin приступила к разработке серии RS / 6000, основанной на этой архитектуре. [Источник 2] [Источник 3]

POWER

В феврале 1990 года первые компьютеры от IBM включавшие в себя набор инструкций POWER были названы «RISC System / 6000» или RS / 6000. Эти компьютеры RS / 6000 были разделены на два класса, рабочие станции и серверы, и поэтому были представлены как POWERstation и POWERserver. Процессор RS / 6000 имел 2 конфигурации, называемые «RIOS-1» и «RIOS.9» (или, процессор POWER1). В конфигурации RIOS-1 было в общей сложности 10 дискретных микросхем - чип кэша инструкций, чип с фиксированной точкой, чип с плавающей запятой, 4 чипа кэша данных, чип управления памятью, чипы ввода-вывода и чип синхронизации. Более дешевая конфигурация RIOS.9 имела 8 дискретных микросхем - чип кэша инструкций, чип с фиксированной точкой, чип с плавающей точкой, 2 чипа кэша данных, чип управления памятью, чип ввода-вывода и чип синхронизации. Одночиповая реализация RIOS, RSC (для «RISC Single Chip») была разработана для младших интерфейсов RS / 6000; Первые машины, использующие RSC, были выпущены в 1992 году.

POWER2

IBM запустила процессор POWER2 в качестве преемника POWER1 за два года до создания альянса Apple / IBM / Motorola в Остине, штат Техас. Несмотря на то, что ресурсы были перенаправлены на запуск Apple / IBM / Motorola, POWER2 потребовалось пять лет от начала до отправки системы. Добавив второй блок с фиксированной точкой, второй блок с плавающей запятой и другие улучшения в производительности, POWER2 продемонстрировал лидерские качества, когда было объявлено в ноябре 1993 года. Новые инструкции также были добавлены в набор команд: Инструкции по хранению в четырех словах. Инструкция загрузки из четырех слов перемещает два смежных значения двойной точности в два соседних регистра с плавающей запятой. Инструкция по использованию квадратного корня. Инструкции преобразования с плавающей точкой в ​​целое. Чтобы поддержать линейку продуктов RS / 6000 и RS / 6000 SP2 в 1996 году, у IBM была собственная команда разработчиков, которая внедрила одночиповую версию POWER2, ​​P2SC («POWER2 Super Chip») вне альянса Apple / IBM / Motorola в Самый передовой и плотный процесс CMOS-6S от IBM. P2SC объединил все отдельные кэши команд POWER2, ​​с фиксированной точкой, с плавающей запятой, с управлением хранилищем и с кешами данных на одном огромном кристалле. Во время его введения P2SC был самым большим и самым высоким процессором подсчета транзисторов в отрасли. Несмотря на сложность, сложность и продвинутый CMOS-процесс, первая версия с лентопротяжным процессором могла быть отправлена, и в то время, когда она была анонсирована, она обладала лидерскими качествами с плавающей запятой. P2SC был процессором, используемым в супермощном суперкомпьютере IBM Deep Blue в 1997 году, который победил гроссмейстера Гарри Каспарова. С двумя сложными MAF-модулями с плавающей запятой и огромными широкими и малыми задержками интерфейсов памяти, P2SC был в первую очередь нацелен на инженерные и научные приложения. P2SC в конечном итоге сменил POWER3, который включал 64-битные возможности SMP и полный переход на PowerPC в дополнение к сложным двойным MAF плавающим точкам P2SC.

Архитектура

Diagram.png

Архитектура POWER сделан непосредственно из более раннего процессора 801, который считается первым настоящим процессором RISC. Модель 801 использовалась в ряде приложений на оборудовании IBM. Примерно в то же самое время, когда PC / RT был выпущен, IBM начала America Project, чтобы спроектировать самый мощный CPU на рынке. Их интересовал прежде всего фиксация двух проблем в конструкции 801: 801 требовал, чтобы все инструкции завершились за один такт, что исключало инструкции с плавающей запятой. Хотя декодер был конвейерным как побочный эффект этих однотактных операций, они не использовали суперскалярных эффектов. Плавающая точка стала фокусом для America Project, и IBM смогла использовать новые алгоритмы, разработанные в начале 1980-х годов, которые могли поддерживать 64-битные умножения двойной точности и делить за один цикл. Часть FPU дизайна была отделена от декодера команд и целых частей, что позволяло декодеру одновременно отправлять команды как исполнительным блокам FPU, так и ALU (целочисленные). IBM дополнила это сложным декодером команд, который мог бы извлекать одну команду, декодировать другую и посылать одну в ALU и FPU одновременно, в результате чего был использован один из первых суперскалярных проектов ЦП. Система использовала 32 32-битовых целочисленных регистра и еще 32 64-битных регистра с плавающей запятой, каждый в своем собственном блоке. Отделение также включало ряд «частных» регистров для собственного использования, включая счетчик программ. Еще одной интересной особенностью архитектуры является виртуальная адресная система, которая отображает все адреса в 52-битном пространстве. Таким образом приложения могут совместно использовать память в «плоском» 32-битном пространстве, и все программы могут иметь разные блоки по 32 бита каждый.

Ссылки

Источники

  1. Bakoglu, H. B.; Grohoski, G. F.; Montoye, R. K."The IBM RISC System/6000 processor: Hardware overview".//IBM Journal of Research and Development. //Дата обращения:January 1990.// URL:http://ieeexplore.ieee.org/xpl/tocresult.jsp?reload=true&isnumber=5389853
  2. John Paul Shen; Mikko H. Lipasti // Дата обращения: 09-06-2017 // URL: https://books.google.ru/books?id=ffQqAAAAQBAJ&pg=PA380&redir_esc=y#v=onepage&q&f=false
  3. G. F. Grohoski "Machine organization of the IBM RISC System/6000 processor".// IBM Journal of Research and Development.// Дата обращения: 09-06-2017 // URL:http://ieeexplore.ieee.org/document/5389858/ .