DDR2 SDRAM

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 14:58, 9 июня 2016.

DDR2 SDRAM (англ. double-data-rate two synchronous dynamic random access memory) — синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных, второе поколение) — это тип оперативной памяти, используемой в вычислительной технике в качестве оперативной и видеопамяти. Пришла на смену памяти DDR SDRAM.

DDR2, произведенное компанией Samsung

DDR2 рассчитана на работу на более высоких частотах, чем DDR, характеризуется меньшим энергопотреблением, а также набором новых функций (предвыборка 4 бита за такт, встроенная терминация). Кроме того, в отличие от чипов DDR, которые выпускались как в корпусах типа TSOP, так и FBGA, чипы DDR2 выпускаются только в корпусах FBGA (что обеспечивает им большую стабильность работы на высоких частотах). Модули память DDR и DDR2 не совместимы друг с другом не только электрически, но и механически: для DDR2 используются 240-контактные планки, тогда как для DDR - 184-контактные. Сегодня наиболее распространена память, работающая на частоте 333 МГц и 400 МГц, и обозначаемая как DDR2-667 (РС2-5400/5300) и DDR2-800 (РС2-6400) соответственно.

История

В марте 2002 года представители компаний, входящих в формирующую стандарты памяти организацию JEDEC опубликовали первые черновые спецификации того самого стандарта, который мы нынче называем DDR2 (Double Data Rate SDRAM) или DDR2 (JEDEC DDR2 Кстати, правильным все же считается наименование DDR2, по крайней мере, именно так стандарт именуется в официальных документах. Ранние версии стандарта были опубликованы уже в марте 2003 года, окончательно он был утвержден лишь в январе 2004 года и получил наименование DDR2 SDRAM SPECIFICATION, JESD79-2, ревизия A (JESD79-2A). DDR2 основывается на хорошо известной и зарекомендовавшей себя технологии DDR (Double Data Rate). Можно даже сказать так: «DDR2 начинается там, где заканчивается DDR». Другими словами, первые DDR2 работали на частотах, являющихся пределом для поколения памяти DDR-400 (стандарт PC3200, тактовая частота 200 МГц), а ее дальнейшие варианты существенно его превзойдут. Первым поколением памяти DDR2, уже производимыми такими вендорами, как Samsung, Infineon, Micron, Crucial, Kingston и Corsair, являются ее разновидности DDR2-400 и DDR2-533, работающие на частотах 200 МГц и 266 МГц, соответственно. Далее появилось новое поколения модулей DDR2-667 и DDR2-800.

Первые модули памяти DDR2 будут изготавливались в вариантах 256 МБ, 512 МБ и 1 ГБ. Тем не менее, стандарт предусматривал возможность построения модулей существенно большей емкости — вплоть до 4 ГБ.

Справедливости ради стоит заметить, что память типа DDR2, как таковая, появилась уже раньше чем в 2003 — конечно же, имеется в виду память на видеокартах. Тем не менее, эта разновидность DDR2 (называемая GDDR2), на самом деле, является особым типом памяти, разработанным специально для рынка видеокарт и слегка отличающимся от «десктопного» варианта DDR2

Основные параметры

  • Основные параметры памяти стандарта DDR2 выглядят таким образом:
  •  Система команд: схожа с поддерживаемой памятью DDR
  •  Поддержка 4-битных и 8-битных пакетов данных 
  •  Стандартные тактовые частоты памяти DDR-II: 400, 533 и 667 МГц 
  •  Сигнальный интерфейс - SSTL_1.8 I/O 
  •  Линейная скорость обмена данными для DDR-II-533: 533 Мбит/p (то есть, 533 Мбит/с на контакт) 
  •  Упаковка чипов: 200- контактные, 220- контактные и 240-контактные корпуса FBGA 
  •  Латентность CL (CAS Latency, задержка сигнала CAS) - без половинных циклов и без команд

прерывания 

  •  Дополнительные нормативы для задержек чтения и записи (write latency and read latency) 
  •  Отложенный CAS# - Posted CAS 
  •  Программируемые задержки выдачи CAS# (Programmable CAS Latency: 3, 4, 5 и 6 - опционально)
  •  Программируемые дополнительно вводимые задержки (Programmable Additive Latency): 0, 1 , 2 , 3 и 4, импульсное прерывание 
  •  Задержка на запись данных: строится по схеме задержка на чтение - 1 такт - Write Latency(WL) = Read Latency(RL) -1
  •  Дифференциальное стробирование (differential strobe)
  •  Внешняя калибровка выходного сигнала (off-chip output driver calibration, OCD)
  •  Встроенная внутрикристалльная терминация (on-die termination, ODT)
  •  Стандартное 4-банковое ядро с независимой архитектурой - 4 Bank

Поддерживаемые длины пакетов: Burst Length - 4 (Read/Write Interrupt Prohibited but only Read interrupted by Read & Write interrupted by Write are allowed), или 8 (Interleave/nibble sequential) Programmable Sequential / Interleave Burst Mode 

1 Кб адресация для 512 Мбит x4/x8 чипов и 2 Кб для 512 Мбит x 16 

4*-битная канальная архитектура блока упреждающей выборки (pre-fetch) (у DDR-1 - 2-битная), 4 слова за цикл в режиме запрещения задержки операции чтения/записи при задержке чтения/записи разрешена в однофазных режимах:

  • 8 слов за цикл в режиме последовательных чередующихся / прерывающихся фаз в полностью программируемом (управляемом) режиме переключения между последовательным и чередующимся пакетным режимом 
  • Поддержка двунаправленного стробирования с опциональным однонаправленным - Bidirectional, (Single-ended data-strobe is an optional feature). Означает, что контроллер не обязательно должен находится в начале цепи, он может быть расположен в любом месте структуры. Для этого введен режим динамической подстройки полного сопротивления от источника - Off-Chip Driver(OCD) Impedance Adjustment 
  • Для регенерации массива используется 2х сокращенная авторегенерация и саморегенерация (Auto Refresh, CBR, и Self Refresh, Refesh Period 7,8 мс, 8192 цикла регенерации / 64 мс)

Принцип работы

DR2-SDRAM рассматривается как эволюционная замена DDR . Принцип ее функционирования абсолютно тот же — передача данных (на уровне модуля памяти) осуществляется по 64-разрядной шине по обеим частям синхросигнала (восходящему — «фронту», и нисходящему — «срезу»), что обеспечивает удвоенную эффективную скорость передачи данных по отношению к ее частоте. Разумеется, при этом в DDR2 реализован ряд нововведений, которые позволяют осуществить скачок к гораздо более высоким частотам (а, следовательно, большей пропускной способности) и большим емкостям массивов микросхем, с одной стороны, и уменьшенному энергопотреблению модулей, — с другой. За счет чего это достигается, мы увидим позже, а пока обратимся к «макроскопическим» фактам. Модули памяти типа DDR2 производятся в новом форм-факторе, в виде 240-контактных модулей DIMM, электрически не совместимых со слотами для модулей памяти типа DDR (по количеству выводов, расстоянию между выводами и цоколевке модулей). Таким образом, стандарт DDR2 не предусматривает обратной совместимости с DDR.

Чипы DDR2 будут изготавливаться с использованием упаковки типа FBGA (Fine Ball Grid Array), более компактной, чем традиционный вариант TSOP-II, позволяющей достичь больших емкостей микросхем при меньшем размере и улучшенных электрических и термических характеристиках. Такой метод упаковки уже используется некоторыми производителями DDR в качестве варианта, но является рекомендованным к использованию с точки зрения стандарта JEDEC.

Потребляемое модулями DDR2 напряжение, согласно стандарту — 1.8 V, что значительно меньше по сравнению с напряжением питания устройств DDR (2.5 V). Вполне ожидаемым (хотя и не столь очевидным) следствием этого факта является уменьшение энергопотребления, что важно для производителей, как ноутбуков, так и крупных рабочих станций и серверов, где проблема рассеиваемой модулями памяти мощности занимает далеко не последнее место.

DDR2 изнутри

Стандарт DDR2 включает в себя несколько важных изменений спецификации DDR, связанных с передачей данных, которые позволяют достигать более высоких частот при более низкой потребляемой мощности. Как именно достигается снижение рассеиваемой мощности при одновременном увеличении скорости модулей, мы рассмотрим прямо сейчас.

Выборка данных

Главным изменением в DDR2 является возможность выборки сразу 4 бит данных за такт (4n-prefetch), в противоположность 2-битной выборке (2n-prefetch), реализованной в DDR. По существу, это означает, что на каждом такте шины памяти DDR2 осуществляет пересылку 4 бит информации из логических (внутренних) банков микросхемы памяти в буферы ввода-вывода по одной линии интерфейса данных, тогда как обычная DDR способна переслать лишь 2 бита за такт на линию. Довольно закономерно возникает вопрос — если это так, то почему же тогда эффективная пропускная способность DDR2-400 оказывается такой же, как и у обычной DDR-400 (3.2 ГБ/с), а не удвоенной?

Для ответа на этот вопрос сначала рассмотрим, как работает обычная память типа DDR-400. В этом случае, как ядро памяти, так и буферы ввода-вывода функционируют на частоте 200 МГц, а «эффективная» частота внешней шины данных, благодаря технологии DDR, равна 400 МГц. По правилу 2n-prefetch, на каждом такте памяти (200 МГц) по каждой линии интерфейса данных в буфер ввода-вывода поступает 2 бита информации. Задачей этого буфера является мультиплексирование/демультиплексирование (MUX/DEMUX) потока данных — по-простому, «перегонка» узкого высокоскоростного потока в широкий низкоскоростной, и наоборот. Поскольку в микросхеме памяти типа DDR SDRAM логические банки имеют ширину шины данных, соединяющую их и усилитель уровня, в два раза шире, чем от защелок на чтение до внешнего интерфейса, буфер данных включает в себя мультиплексор типа 2-1. В общем случае, поскольку микросхемы памяти, в отличие от модулей, могут иметь разную ширину шины данных — обычно это x4/x8/x16/x32, применение такой схемы MUX/DEMUX (2-1), реализованной в DDR, означает, что внутренний поток данных шириной X и частотой передачи Y от массива преобразуется во внешний поток шириной X/2 и частотой 2Y. Это называется балансом по пиковой пропускной способности. 

Рассмотрим теперь схему функционирования устройства микросхемы памяти типа DDR2 SDRAM, равночастотной и «равноширокой» (т.е. одинаковой ширины шины данных) относительно микросхемы DDR модуля памяти DDR-400. Прежде всего, отметим, что ширина внешней шины данных осталась абсолютно такой же — 1 бит/линию, как и ее эффективная частота (в рассматриваемом примере — 400 МГц). Собственно, этого уже достаточно для ответа на поставленный выше вопрос — почему теоретическая ПСП равночастотных модулей памяти типа DDR2 и DDR равны между собой. Далее, очевидно, что использование мультиплексора типа 2-1, применяемого в DDR SDRAM, в случае DDR2 SDRAM, осуществляющей выборку данных по правилу 4n-prefetch, уже не подходит. Вместо этого требуется введение более сложной схемы с дополнительной ступенью преобразования — мультиплексора типа 4-1. Это означает, что выход ядра стал шире в четыре раза внешнего интерфейса микросхемы и во столько же раз ниже по частоте функционирования. То есть, по аналогии с рассмотренным выше примером, в общем случае схема MUX/DEMUX 4-1 осуществляет преобразование внутреннего потока данных шириной X и частотой передачи Y от массива во внешний поток шириной X/4 и частотой 4Y. 

Поскольку в этом случае ядро микросхем памяти синхронизируется на частоте, вдвое меньшей по отношению к внешней (100 МГц), тогда как в DDR синхронизация внутреннего и внешнего потока данных происходят на одной частоте (200 МГц), среди преимуществ такого подхода отмечается увеличение процента выхода годных чипов и снижение энергопотребления модулей. Кстати, это также позволяет объяснить, почему стандарт DDR2 предполагает существование модулей памяти с «эффективной» частотой 800 МГц — что вдвое выше, чем у текущего поколения памяти типа DDR. Ведь именно такой «эффективной» частоты DDR2 можно достичь уже сейчас, имея чипы памяти DDR-400, работающие на собственной частоте 200 МГц, если осуществлять выборку данных по правилу 4n-prefetch по схеме, рассмотренной выше. Таким образом, DDR2 означает отказ от экстенсивного пути развития чипов памяти — в смысле, простого дальнейшего увеличения их частоты, которое существенно затрудняет производство стабильно работающих модулей памяти в большом количестве. На смену ему выдвигается интенсивный путь развития, связанный с расширением внутренней шины данных (что является обязательным и неизбежным решением при использовании более сложного мультиплексирования). Рискнем предположить, что в будущем вполне можно ожидать появление памяти типа «DDR4», осуществляющей выборку уже не 4-х, а сразу 8 бит данных из чипов памяти (по правилу 8n-prefetch, с использованием мультиплексора типа 8-1), и работающих на частоте уже не в 2, а в 4 раза меньшей по отношению к частоте буфера ввода-вывода :). Собственно, ничего нового в таком подходе нет — подобное уже встречалось в микросхемах памяти типа Rambus DRAM. Тем не менее, нетрудно догадаться, что оборотной стороной такого пути развития является усложнение устройства MUX/DEMUX буфера ввода-вывода, который в случае DDR2 должен осуществлять сериализацию четырех бит данных, считываемых параллельно. Прежде всего, это должно сказаться на такой немаловажной характеристике памяти, как ее латентность, что мы и рассмотрим ниже.

Внутричиповое терминирование

Стандарт DDR2 включает в себя и ряд других усовершенствований, улучшающих различные характеристики нового типа памяти, в том числе — электрические. Одним из таких новшеств является внутричиповое терминирование сигнала. Суть его заключается в том, что для устранения излишнего электрического шума (вследствие отражения сигнала от конца линии) на шине памяти для нагрузки линии используются резисторы не на материнской плате (как это было с предыдущими поколениями памяти), а внутри самих чипов. Эти резисторы деактивируются, когда чип находится в работе и, наоборот, активируются, как только микросхема входит в состояние ожидания. Поскольку гашение сигнала теперь осуществляется намного ближе к его источнику, это позволяет устранить электрические помехи внутри чипа памяти при передаче данных.

Кстати, в связи с технологией внутричипового терминирования нельзя не остановиться на таком моменте, как… тепловыделение модуля, на активное снижение которого, в общем-то, в первую очередь и рассчитан новый стандарт DDR2. Действительно, такая схема терминирования сигналов приводит к возникновению значительных статических токов внутри чипов памяти, что ведет к их разогреву. Что ж, это действительно так, хотя заметим, что мощность, потребляемая подсистемой памяти в целом, от этого вовсе не должна расти (просто тепло теперь рассеивается в другом месте). Проблема здесь немного в другом — а именно, в возможности повышения частоты функционирования таких устройств. Весьма вероятно, что именно поэтому первым поколением памяти DDR2 являются модули вовсе не DDR2-800, а лишь DDR2-400 и DDR2-533, для которых тепловыделение внутри чипов оставалось на приемлемом уровне. 


Добавочная задержка

Добавочная задержка (также известная как «отложенная выдача CAS») — еще одно усовершенствование, введенное в стандарт DDR2, которое призвано минимизировать простои планировщика команд при передаче данных из памяти/в память. Чтобы проиллюстрировать это (на примере чтения), рассмотрим для начала чтение данных с чередованием банков (Bank Interleave) из устройства типа DDR2 с добавочной задержкой, равной нулю, что эквивалентно чтению из обычной памяти типа DDR. 

На первом этапе происходит открывание банка с помощью команды ACTIVATE вместе с подачей первой составляющей адреса (адреса строки), которая выбирает и активирует необходимый банк и строку в его массиве. В течение следующего цикла информация передается на внутреннюю шину данных и направляется на усилитель уровня. Когда усиленный уровень сигнала достигает необходимого значения (по истечении времени, именуемого задержкой между определением адреса строки и столбца, tRCD (RAS-to-CAS Delay) на исполнение может подаваться команда чтения с автоподзарядкой (READ with Auto-Precharge, RD_AP) совместно с адресом столбца, чтобы выбрать точный адрес данных, которые надо считать с усилителя уровня. После выставления команды чтения выполняется задержка строба выбора столбца — tCL (задержка сигнала CAS, CAS Latency), в течение которой данные, выбранные из усилителя уровня, синхронизируются и передаются на внешние выводы микросхемы. При этом может возникнуть ситуация, когда следующая команда (ACTIVATE) не может быть отправлена на исполнение, поскольку в данный момент времени еще не закончилось исполнение других команд. Так, в рассматриваемом примере, активация 2-го банка должна быть отложена на один такт, поскольку в этот момент уже исполняется команда чтения с автоподзарядкой (RD_AP) из банка 0. В конечном счете, это приводит к разрыву в последовательности выдачи данных по внешней шине, что снижает реальную пропускную способность памяти.

Для устранения подобной ситуации и увеличения эффективности работы планировщика команд в DDR2 вводится понятие добавочной (дополнительной) задержки, tAL. При ненулевом значении tAL устройство памяти отслеживает команды READ (RD_AP) и WRITE (WR_AP), но откладывает их исполнение на время, равное величине добавочной задержки

Совместимость

DDR2 не является обратно совместимой с DDR, поэтому ключ на модулях DDR2 расположен в другом месте по сравнению с DDR и вставить модуль DDR2 в разъём DDR, не повредив последний (или первый), невозможно.

Не существует переходников для установки модулей DDR2 в слоты DDR. Существует переходник ( GC-DDR21) производства Gigabyte для установки модулей DDR в слоты DDR2 , но его можно рассматривать скорее как технологический курьез. Дело в том, что для функционирования такого переходника необходим контроллер памяти, обладающий способностью работать как с памятью типа DDR, так и DDR2 — VIA PT880 Pro (GA-8VT880P Combo).

Преимущества и недостатки

Преимущества по сравнению с DDR:

  • Более высокая полоса пропускания
  • Как правило, меньшее энергопотребление
  • Улучшенная конструкция, способствующая охлаждению

Недостатки по сравнению с DDR:

  • Обычно более высокая CAS-латентность (от 3 до 6)
  • Итоговые задержки при одинаковых (или даже более высоких) частотах оказываются выше

Источники