Эмиттерно-связанная логика

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 17:24, 7 января 2015.

Эми́ттерно-свя́занная ло́гика (ЭСЛ) — семейство цифровых интегральных микросхем на основе дифференциальных транзисторных каскадов. ЭСЛ является самой быстродействующей из всех типов логики, построенной на биполярных транзисторах. Это объясняется тем, что транзисторы в ЭСЛ работают в линейном режиме, не переходя в режим насыщения, выход из которого замедлен. Низкие значения логических перепадов в ЭСЛ-логике способствуют снижению влияния на быстродействие паразитных ёмкостей.

Основная деталь ЭСЛ-логики — схема потенциального сравнения, собранная не на диодах (как в ДТЛ), а на транзисторах. Схема представляет собой транзисторы, соединённые эмиттерами и подключенные к корпусу (или питанию) через резистор. При этом транзистор, у которого напряжение на базе выше, пропускает через себя основной ток. Как правило, один транзистор в схеме сравнения подключен к опорному уровню, равному напряжению логического порога, а остальные транзисторы являются входами. Выходные цепи схемы сравнения поступают на усилительные транзисторы, а с них — на выходные эмиттерные повторители.

Особенностью ЭСЛ является повышенные скорость (150 МГц уже в первых образцах 60-х годов и 0,5...2 ГГц в 70—80-х) и энергопотребление по сравнению с ТТЛ и КМОП (на низких частотах, на высоких — примерно равное), низкая помехоустойчивость, низкая степень интеграции (ограниченная, в частности, большой потребляемой мощностью каждого элемента, что не позволяет разместить в одном корпусе много элементов, так как это приведёт к перегреву) и как следствие — высокая стоимость.

Особенность: существует как "+"-значная логика, так и "-"-значная.

Для "-"-значной логики:

  • U0 = -0.6 В
  • U1 = -1.8 В.

В отличии от всех остальных схем ЕСЛ работает в активном режиме, а не ключевом.

Рис. #.# Описание.

При подаче "0" на вход, на выходе получаем ненулевой ток.

Усилитель постоянного сигнала

Рис. #.# Описание.

Особенность - при подаче "0" на вход, на выходе получаем также "0".

Основа ОУ - последовательное включение всех каскадов. Т.к. транзисторы одинаковы то и результат включения будет одинаковым.

Условие: в цепь эмиттера включается генератор стабильного тока (делится пополам между транзисторами).

  1. Подадим Uнор = 1,2 В - среднее между U0 и U1.
  2. Реализуем схему, где коэффициент усиления = 1:

На В. Если = -0.6 В, то вырастает до -0.1 В., (увеличение тока в эмиттере одного транзистора приводит к уменьшению тока в эмиттерной цепи).

На выходе получаем сигналы U0 и U1. y1 - повторитель, y2 - инвертор.


VT1, VT2, VT3 соединены параллельно, так реализуется базовая функция "ИЛИ-НЕ".

Получаем те же сигналы на выходе, которые подавали на вход. Таким образом реализуется исключающее "ИЛИ" на транзисторах, причем состояние меняется так же быстро, как и изменяется сигнал на входе (до 500 Мгц).


При согласовании элементов друг с другом на быстродействие схемы влияет ёмкость проводника ПП (согласование входов друг с другом) - работает в активном режиме.

"+"-значная логика

  • U0 = 0.6 В
  • U1 = 1.8 В.

Наличие двух выходов (прямой и инверсный) позволяет строить линии (симметричные, несимметричные). Пусть существует 2 проводника:

Esl 1.png

F1 - F2 = (fc + fn) - (-fc + fn) = 2fc

Помехи наведенных сигналов компенсировались, это и используется при наличии 2 выходов, следовательно, повышается помехоустойчивость

  • "ИЛИ-НЕ"- базовый элемент в "-"-значной логике
  • "И-НЕ" - базовый элемент в "+"-значной логике