Транзисторно-транзисторная логика

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 17:23, 7 января 2015.

Транзисторно-транзисторная логика (ТТЛ, TTL) — разновидность цифровых логических микросхем, построенных на основе биполярных транзисторов и резисторов. Название транзисторно-транзисторный возникло из-за того, что транзисторы используются как для выполнения логических функций (например, И, ИЛИ), так и для усиления выходного сигнала (в отличие от резистивно-транзисторной и диодно-транзисторной логики).

ТТЛ получила широкое распространение в компьютерах, электронных музыкальных инструментах, а также в КИПиА (контрольно-измерительной аппаратуре и автоматике). Благодаря широкому распространению ТТЛ входные и выходные цепи электронного оборудования часто выполняются совместимыми по электрическим характеристикам с ТТЛ. Максимальное напряжение в схемах с ТТЛ может достигать 24В, однако это приводит к большому уровню паразитного сигнала. Достаточно малый уровень паразитного сигнала при сохранении достаточной эффективности достигается при напряжении 5В, поэтому данная цифра и вошла в технический регламент ТТЛ.

Важность ТТЛ заключается в том, что ТТЛ-микросхемы оказались более пригодны для массового производства и при этом превосходили по параметрам ранее выпускавшиеся серии микросхем (резистивно-транзисторная и диодно-транзисторная логика).

TTL.PNG

ТТЛ с простым инвертором

Рисунок 1
Рисунки 2 и 3
Рисунок 4

ТТЛ с простым инвертором. Схема элемента («НЕ»), представлена на рисунке 1. Логические уровни ТТЛ: лог. 0 – U0 ≤ 0,4 В; лог. 1 – U1 ≥ 2,4 В.

Принцип работы схемы. При наличии на входе схемы, т.е. на эмиттерном переходе VT1 сигнала U0 = UКЭнас эмиттерный переход смещен в прямом направлении и через VT1 протекает значительный базовый ток, достаточный для того, чтобы транзистор находился в режиме насыщения. При этом напряжение коллектор-эмиттер VT1 UКЭнас = 0,2 В. Следовательно, напряжение, приложенное к базе VT2 относительно заземленной точки UБЭ2 < UБЭнас и транзистор VT2 закрыт. Коллекторный ток VT1, равный току базы закрытого транзистора VT2, имеет пренебрежимо малое значение. Напряжение на выходе схемы соответствует лог. 1. При увеличение Uвх до 0,7 В (UБЭнас-UКЭнас) VT2 – откроется. В результате увеличится ток базы VT2, который будет протекать от источника питания через резистор Rб и коллекторный переход VT1, и транзистор VT2 перейдет в режим насыщения. Дальнейшее повышение uвх приведет к запиранию эмиттерного перехода транзистора VT1, и транзистор VT1 перейдет в режим работы, при котором коллекторный переход смещен в прямом направлении, а эмиттерный переход – в обратном. Напряжение на выходе схемы Uвых = UКЭнас = U0 (транзистор VT2 в насыщении).

Передаточная характеристика представленной схемы показана на рисунке 2. Входная характеристика и представлена на рисунке 3. При Uвх = 0 …0,7 В входной ток уменьшается по абсолютной величине. Наклон характеристики обусловлен сопротивлением R1. При увеличении Uвх > 0,7 В, транзистор VT1 в активном режиме, что и обуславливает вид входной характеристики.

Чаще всего в схеме ТТЛ используется многоэмиттерный транзистор VT1 (рисунок 4). При этом работа элемента ТТЛ («И-НЕ») аналогична схеме с одноэмиттерным VT1: если хотя бы на одном входе лог. 0, то VT1 в насыщении, то на выходе лог. 1.

Рассмотренная простейшая схема ТТЛ имеет ряд недостатков. При последовательном включении таких элементов, когда к выходу подключается эмиттерные электроды, уменьшается напряжение высокого уровня (лог. 1) и соответственно снижается нагрузочная способность элемента. Кроме того, такая простейшая схема элемента ТТЛ имеет малую помехоустойчивость по отношению к уровню положительной помехи. Для улучшения этих параметров используют схемы ТТЛ со сложным инвертором.

ТТЛ со сложным инвертором

Схема ТТЛ со сложным инвертором (рисунок 5), так же как и схема с простым инвертором и многоэмиттерным транзистором, осуществляет логическую операцию «И-НЕ».

При напряжении хотя бы на одном входе меньше 0,7В (лог.0) транзистор VT1 работает в режиме насыщения, и его напряжение между коллектором и эмиттером близко к нулю. Транзисторы VT2 и VT4 – в режиме отсечки, а транзистор VT3 – в активном на границе с насыщением, следовательно, на выходе напряжение составляет E-UVD - UкэVT3 ~ 3.6 (В). Это соответствует пределам лог.1. При увеличении тока нагрузки схемы выходное напряжение падает прямо пропорционально току из-за падения напряжения на резисторе R4.

Рисунок 5

При напряжении на всех входах не менее 2,4 В (лог.1) транзистор VT1 работает в активном инверсном режиме. Напряжение на базе транзистора VT2 составляет 1,4 В, транзисторы VT2 и VT4 работают в режиме насыщения, а транзистор VT3 – в режиме отсечки. Напряжение на выходе не превышает 0,4В – UкэнасVT3</sup>. Это соответствует пределам лог.0. При увеличении тока нагрузки схемы выходное напряжение растет в соответствии с выходной характеристикой транзистора VT4.

В схеме появляется несколько элементов выполняющие определенные функции. Диод VD применяется для обеспечения запирания VT3(т.к. Uк2 насыщенного VT2 не может открыть два последовательно соединенных p-n перехода – база-эмиттер VT3 и диода VD) при увеличении Uвх, предохраняя тем самым схему от режима короткого замыкания (КЗ). Но существует еще момент при переходе uвх от 1 к 0, когда VT3 уже вышел из отсечки в активный режим, а VT4 – все еще в насыщении (разряжается накопленная диффузионная емкость транзистора). При этом возможно возникновение режима КЗ. Для ограничения тока КЗ в схему добавлен резистор R4. Резистор R3 обеспечивает обратную связь по току. Через резистор R3 происходит разряд диффузионной емкости транзистора VT4. При этом при увеличении R3 увеличивается быстродействие схемы.