Схема ускоренного переноса
Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 16:03, 9 января 2015.
Последнее изменение этой страницы: 16:03, 9 января 2015.
На рисунке 1 представлена схема ускоренного переноса для 4-хразрядного полусумматора. Суть в том, что с использованием этой схемы (эти операции выполняются одновременно).
Получается, что нет выхода переноса, зато вычисляет и .
Добавление СУП приводит к уменьшению .
Порядок работы: подаются операнды - вычисляется и - они подаются на СУП - вычисляются сигналы переносов - выычисляется результат. Отличие от схемы сумматора с последовательным переносом - вычисление переносов происходит параллельно и независимо от переносов предыдущих разрядов.
В итоге, ,
- где - время вычисления и ,
- - схемы ускоренного преноса.
Таким образом, независимо от количества бит - одно и то же.
ISSN 2542-0356
Следуй за Полисом
Оставайся в курсе последних событий
Лицензия
Если не указано иное, содержание этой страницы доступно по лицензии Creative Commons «Attribution-NonCommercial-NoDerivatives» 4.0, а примеры кода – по лицензии Apache 2.0. Подробнее см. Условия использования.