Схема ускоренного переноса

Рис. 1. Условное обозначение схемы ускоренного переноса.

На рисунке 1 представлена схема ускоренного переноса для 4-хразрядного полусумматора. Суть в том, что с использованием этой схемы $t_{z}d=t_{\And }+t_{\vee }\,$ (эти операции выполняются одновременно).

Рис. 2. Схема 1-разрядного полусумматора.

$Z=A\bigoplus B\bigoplus P\,$

$p=AB\,$

$g=A\vee B\,$

Получается, что нет выхода переноса, зато вычисляет $p\,$ и $g\,$.

Рис. 2. Использование схемы ускоренного переноса.

Добавление СУП приводит к уменьшению $t_{z}d\,$.

Порядок работы: подаются операнды - вычисляется $p\,$ и $g\,$ - они подаются на СУП - вычисляются сигналы переносов - выычисляется результат. Отличие от схемы сумматора с последовательным переносом - вычисление переносов происходит параллельно и независимо от переносов предыдущих разрядов.

В итоге, $t_{z}d=max(t_{\And }+t_{\vee })+t_{\And }+t_{\vee }+t_{\bigoplus }\,$,

где $max(t_{\And }+t_{\vee })\,$ - время вычисления $p\,$ и $g\,$,

$t_{\And }+t_{\vee }\,$ - $t_{z}d\,$ схемы ускоренного преноса.

Таким образом, независимо от количества бит $t_{z}d\,$ - одно и то же.