Схема ускоренного переноса

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 16:03, 9 января 2015.
Рис. 1. Условное обозначение схемы ускоренного переноса.

На рисунке 1 представлена схема ускоренного переноса для 4-хразрядного полусумматора. Суть в том, что с использованием этой схемы (эти операции выполняются одновременно).

Рис. 2. Схема 1-разрядного полусумматора.


Получается, что нет выхода переноса, зато вычисляет и .


Рис. 2. Использование схемы ускоренного переноса.

Добавление СУП приводит к уменьшению .

Порядок работы: подаются операнды - вычисляется и - они подаются на СУП - вычисляются сигналы переносов - выычисляется результат. Отличие от схемы сумматора с последовательным переносом - вычисление переносов происходит параллельно и независимо от переносов предыдущих разрядов.

В итоге, ,

где - время вычисления и ,
- схемы ускоренного преноса.

Таким образом, независимо от количества бит - одно и то же.