Статические риски сбоя в комбинационных схемах

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 00:16, 8 декабря 2016.

Понятие риска сбоя

TemplateDifinitionIcon.svg Определение «Определение - Риск сбоя»
Риск сбоя - возможность появления на выходе цифрового устройства сигнала, не предусмотренного алгоритмом его работы и могущего привести к ложному срабатыванию.

Следует отметить, что риск сбоя представляет собой только возможность ложного срабатывания. Конкретная цепь может давать риск сбоя, а может и не давать, причем даже при наличии риска сбоя может отсутствовать ложное срабатывание.

Появление рисков сбоя связано с инерционностью логических элементов (ЛЭ), благодаря которой при изменении входных сигналов комбинационной схемы (КС) в ней начинается переходный процесс. Максимальная длительность переходного процесса определяется порядком КС, причем входные сигналы в момент их изменения имеют неопределенное значение (обозначается ´ или 1/2), поэтому при переходном процессе выходные сигналы КС могут вырабатывать ложные сигналы (не соответствующие заданным переключательным функциям), длительность которых определяется разбросом временных задержек последовательно включенных ЛЭ. Явление неодновременного изменения выходных сигналов КС при одновременном изменении входных называется «состязанием» или «гонкой» сигналов в схеме, которое является причиной появления рисков сбоя.

Риски сбоя разделяются на статические и динамические.

TemplateDifinitionIcon.svg Определение «Определение - Статический риск сбоя»
Статический риск сбоя - это кратковременные изменения сигнала, который должен был бы оставаться неизменным.

Если сигнал должен был оставаться единичным, то говорят о 1-риске, если нулевым – то о 0-риске.

TemplateDifinitionIcon.svg Определение «Определение - Динамический риск сбоя»
Динамический риск сбоя - риск сбоя, при котором, согласно логике работы комбинационного узла, состояние выхода должно измениться, но вместо однократного перехода происходят многократные.

При динамических рисках первый и последний переходы всегда совпадают с алгоритмическими, предусмотренными логикой работы схемы. Статический риск такого свойства не имеет и считается более неблагоприятным.

Причины появления рисков сбоя

Задержка логической схемы слагается из задержек срабатывания логических элементов и задержек распространения сигналов по цепям связи между ними. Важнейшим параметром, характеризующим инерционность логического элемента, является среднее время задержки выходного сигнала по отношению к входному зд.ср.. Трудоемкость учета задержек зависит от соотношения значений задержек самих логических элементов и задержек в цепи связи св.. Если эти значения близки, то задержки различных трактов схемы можно определить лишь после размещения элементов на поверхности печатной платы или кристалла БИС, когда станут известны фактические длины связей. В сверхбыстродействующих ИС и БИС, построенных на ТТЛШ- и ЭСЛ- элементах, время задержки выполнения логической операции в вентиле (логическом элементе) оценивается единицами или десятыми долями наносекунды. В этом случае не считаться с св. нельзя.

Причиной риска сбоя может быть неправильно спроектированная схема. Примером такой схемы является генератор двухфазной системы синхронизации.
Схема, порождающая риски сбоя
Здесь комбинационная схема представлена двумя вентилями "И", на выходах которых реализуются уравнения и . Задержка переключения триггера в данном случае приводит к появлению статических рисков сбоя на выходе при переходе с набора на набор и на выходе при переходе с набора на набор .

Пример

В качестве примера возьмем функцию:
(1),

которая при непосредственной реализации имеет статический риск сбоя (1-´-1), так как при выражение (1) принимает вид

Этому случаю соответствует временная диаграмма (рис. 1, а). Эта ситуация называется статическим 1-риском.

Для двойственной к (1) функции получим выражение:

которое при принимает вид:

Этому случаю соответствует временная диаграмма (рис. 1, b), которая иллюстрирует появление статического риска сбоя (0 -´- 0). Эта ситуация называется статическим 0-риском.

Временные диаграммы, иллюстрирующие появление ложных сигналов в случае статических 1-риска (а) и 0-риска (b)

Анализ КС на риски сбоя

Широкое распространение получили следующие методы:

  • использование временных диаграмм, в том числе асинхронное моделирование на их основе
  • графический метод Хаффмена
  • использование многозначной логики, для которой, как и для булевой алгебры, справедливы принципы ассоциативности и коммутативности
  • использование двоичной алгебры
  • в последнее время получают развитие методы, основанные на аппарате дифференциальных булевых уравнений

Устранение рисков сбоя

Все методы, разработанные для устранения рисков сбоя в комбинационных схемах, можно объединить в три группы:

  • структурные
  • функциональные
  • конструктивно-технологические

Структурные методы направлены на получение необходимых свойств реализации устройства при неизменном алгоритме его работы. Функциональные методы связаны с изменением алгоритма работы, в частности с изменением кодирования состояний входов. Конструктивно-технологические методы ориентированы на получение требуемых ограничений на уровне используемых математических моделей.

Наиболее просто в соответствующей математической модели могут быть применены структурные и функциональные методы, а наиболее сложными методами являются конструктивно-технологические,так как они часто связаны с разработкой принципиально новых видов производства интегральных цифровых схем.

Наиболее универсальными и поэтому широко используемыми методами борьбы с рисками сбоя являются тактирование и стробирование. Суть тактирования заключается в следующем. По всему цифровому устройству разводится единая система тактирующих (синхронизирующих) сигналов, обеспечивающих запись информационных данных в регистры через время, которое превышает самый длинный процесс неопределенности, то есть самую большую задержку во всех трактах схемы. Если же необходимо лишь очистить сигнал от рисков сбоя, а не запомнить его, то используется метод стробирования, реализуемый соответствующим построением комбинационной схемы.

Полезно помнить, что стробирование осуществляется комбинационной схемой и деформирует длительность информационного сигнала, а тактирование осуществляется последовательностной схемой и сдвигает во времени информационный сигнал.

Список источников

  1. StudFiles [Электронный ресурс]: НИУ "МИЭТ", лекции по схемотехнике ЭВМ / Дата обращения:12.05.2016 - Режим доступа: http://www.studfiles.ru/preview/1563112/
  2. Студопедия [Электронный ресурс]: Анализ КС методом асинхронного моделирования / Дата обращения: 20.05.2016 - Режим доступа: http://studopedia.ru/3_159506_analiz-ks-metodom-asinhronnogo-modelirovaniya.html
  3. Методичкус [Электронный ресурс]: Синтез комбинационных схем / Дата обращения: 12.05.2016 - Режим доступа: http://3ys.ru/vvedenie-v-teoriyu-tsifrovykh-avtomatov/sintez-kombinatsionnykh-skhem.html