Микросхемы семейства К155-КЛС

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 13:23, 29 мая 2016.

Содержание

Сдвоенный дешифратор-демультиплексор К155ИД4 (74155)

Рис. 1.1 К155ИД4

Два дешифратора (DC) на два разряда. t(1→0)=32 нc; t(0→1)=32 нс. Дешифратор имеет два управляющих входа D1 и D2, по два стробирующих входа V1,V2 и V3,V4, а также по четыре разряда A0-A3 и B0-B3 на каждый дешифратор. Управляющие входы являются общими для обоих дешифраторов. В зависимости от кодовой комбинации на управляющих и стробирующих входах, сигнал, соответствующий уровню логического нуля появится на выходе.

Рис. 1.2. К155ИД4 на логических элементах


Двоично-десятичный четырехразрядный счетчик К155ИЕ2

Рис. 2.1 К155ИЕ2

Быстродействующий декадный счетчик представляет собой асинхронный делитель частоты на триггерах типа JK.

Функциональная схема счетчика содержит четыре триггера:

Рис. 2.2 К155ИЕ2 Функциональная схема

Первый триггер, имеющий тактовый вход С1 и изолированный от других триггеров прямой выход 1, представляет собой счетчик-делитель на два. Три остальных триггера образуют счетчик-делитель на 5. Счетные импульсы при этом должны подаваться на вход С2, частота, деленная на 5, снимается с выхода 4.

Счетчики работают самостоятельно, однако установка их производится одновременно с помощью четырех установочных входов R1-R4, которые обеспечивают три режима работы счетчиков.

Значения сигналов на установочных входах для различных режимов работы счетчиков приведены в таблице 1.

Таблица 1
Режим работы счетчика R1 R2 R3 R4
Установка в ”0” 1 1 0 *
Установка в ”0” 1 1 * 0
Установка “9” * * 1 1
Счет 0 * 0 *
Счет * 0 0 *
Счет 0 * * 0
Счет * 0 * 0

Переключение триггеров происходит по каждому заднему фронту входных тактовых сигналов:

Рис. 2.3 Временные диаграммы работы

Путем внешнего соединения выхода 1 со входом С2 образуется двоично-десятичный счетчик-делитель на 10. Счетные импульсы при этом подаются на вход С1, а частота, деленная на 10, снимается с выхода 4. В режиме счета состояния выходов триггеров меняются в последовательности двоично-десятичного счета.

Путем внешнего соединения выхода 4 со входом С1 образуется счетчик-делитель на 10 со скважностью, равной 2.Счетные импульсы при этом должны подаваться на вход С2, а частота, деленная на 10, снимается с выхода 1:

Рис. 2.4 Двоично-десятичный счетчик-делитель на 10
Рис. 2.5 Cчетчик-делитель на 10 со скважностью, равной 2

В режиме счета состояния выходов триггеров меняются в последовательности двоичного счета от 0 до 4 и далее от 8 до 12.









Счетчик-делитель на 12 К155ИЕ4

Рис. 3.1 К155ИЕ4

Быстродействующий счетчик К155ИЕ2 представляет собой асинхронный делитель частоты на триггерах типа JK.

Функциональная схема счетчика включает в своем составе 4 триггера:

Рис. 3.2 К155ИЕ4 Функциональная схема

Первый триггер, имеющий тактовый вход С1 и изолированный от других триггеров прямой выход 1, представляет собой счетчик-делитель на 2. Три остальных триггера образуют счетчик-делитель на 6.Счетные импульсы при этом должны подаваться на вход С2, а частота, деленная на 6, снимается с выхода 4.

Счетчики работают самостоятельно, однако установка их производится одновременно с помощью двух установочных входов R1 и R2, которые обеспечивают два режима работы. Значения сигналов на установочных входах для различных режимов работы счетчиков приведены в таблице 2.


Таблица 2
Режим работы счетчика R1 R2
Установка в ”0” 1 1
Счет 0 *
Счет * 0

Путем внешнего соединения выхода 1 со входом С2 образуется двоичный счетчик-делитель на 12. Счетные импульсы при этом подаются на вход С1, а частота, деленная на 12, снимается с выхода 4. В режиме счета состояния выходов триггеров меняются в последовательности двоичного счета от 0 до 5 и далее от 8 до 13.

Рис. 3.3 Двоичный счетчик-делитель на 12

Переключение триггеров происходит по каждому заднему фронту входных тактовых импульсов:

Рис. 3.4 Временные диаграммы работы


Двоичный счетчик К155ИЕ5

Рис. 4.1 К155ИЕ5

Быстродействующий счетчик К155ИЕ5 представляет собой асинхронный делитель частоты на триггерах типа JK.

Функциональная схема счетчика содержит четыре триггера:

Рис. 4.2 К155ИЕ5 Функциональная схема

Первый триггер, имеющий тактовый вход С1 и изолированный от других триггеров прямой выход 1, представляет собой счетчик-делитель на два. Три остальных триггера образуют счетчик-делитель на 8. Счетные импульсы при этом должны подаваться на вход С2, а частота, деленная на 8, снимается с выхода 4. Счетчики работают самостоятельно, однако установка их производится одновременно с помощью двух установочных входов R1 и R2, которые обеспечивают два режима работы. Значения сигналов на установочных входах для различных режимов работы счетчиков приведены в таблице 3.

Таблица 3
Режим работы счетчика R1 R2
Установка в ”0” 1 1
Счет 0 *
Счет * 0

Переключение триггеров происходит по каждому заднему фронту тактовых импульсов:

Рис. 4.3 Временные диаграммы работы

Путем внешнего соединения выхода 1 со входом С2 образуется двоичный счетчик-делитель на 16:

Рис. 4.4 Двоичный счетчик-делитель на 16

Счетные импульсы при этом подаются на вход С1, а частота, деленная на 16, снимается с выхода 4. В режиме счета состояния выходов триггеров меняются в последовательности двоичного счета от 0 до 15.









Двоично-десятичный реверсивный счетчик К155ИЕ6

Рис. 5.1 К155ИЕ6

Схема К155ИЕ6 представляет собой синхронный 4-разрядный реверсивный двоично-десятичный счетчик.

Счетчик состоит из четырех двухступенчатых триггеров, работающих по принципу ведущий-ведомый, дешифратора счета и логической схемы предварительной установки. Отличительной особенностью схемы является возможность параллельной записи информации в счетчик:

Рис. 5.2 К155ИЕ6 Функциональная схема

Схема имеет два счетных входа (вход в режиме суммирования +1 и вход в режиме вычитания –1), четыре входа параллельной записи D1-D4, управляющий вход V, разрешающий параллельную запись информации, вход установки в “0 ” R, выходы четырех разрядов счетчика 1, 2, 4, 8, выходы прямого переноса Р+ и обратного переноса Р-,позволяющие осуществлять каскадное соединение счетчиков без дополнительной логики.

В зависимости от состояния на установочных и управляющих входах возможны три режима работы счетчика: режим установки в логический “0”; режим параллельной записи; режим хранения, режим счета.

Режим установка в “0” обеспечивается подачей на установочный вход R уровня логической единицы. При этом отключается вход, разрешающий запись, и входы параллельной записи.

Режим параллельной записи обеспечивается подачей на входы V и R уровня логического нуля. При этом импульсы, поданные на информационные входы D1-D4, появляются на выходе триггеров независимо от состояния входного тактового импульса.

Режим хранения обеспечивается подачей на вход V уровня логической единицы, а на вход R – уровня логического нуля. При этом запрещается запись новой информации и до прихода тактового импульса предыдущая информация хранится в счетчике. Поступление тактового импульса приводит к изменению состояния счетчика на следующее в последовательности двоично-десятичного счета. Дальнейший счет осуществляется по каждому положительному перепаду тактового импульса, когда на втором счетном входе – уровень логической единицы.

Состояния входов и выходов счетчика при различных режимах его работы приведены в таблице 4:

Таблица 4
Режим работы счетчика R1 V D1 D2 +1 -1 Выход 1 Выход 2
Установка в ”0” 1 * * * * * 0 0
Запись 0 0 1 0 * * 1 0
Хранение 0 1 * * - - 1 0
Счет в режиме суммирования 0 1 * * 0→1 1 * *
Счет в режиме вычитания 0 1 * * 1 0→1 * *

Примечание:

1.В таблице 4 для примера приведены состояния двух информационных входов и соответствующих им выходов.

2.* — состояние счетчика меняется в соответствии с диаграммой его работы.

На выходе прямого переноса Р+ импульс отрицательной полярности формируется при переполнении счетчика, то есть при появлении в нем максимального числа 9 и при условии, что тактовый импульс, поданный на вход +1, находится на уровне логического нуля. На выходе обратного переноса Р- импульс формируется при появлении на выходах всех разрядов счетчика логического нуля и когда тактовый импульс, поданный на вход -1, находится в состоянии логического нуля. Длительность импульсов на выходах Р+ и Р- равна длительности отрицательного импульса на счетном входе.

Каскадное соединение счетчиков образуется соединением выхода прямого переноса Р+ со счетным входом +1 следующего счетчика, а также соединением выхода обратного переноса Р- со счетным входом –1 следующего счетчика

Временная диаграмма работы счетчика:

Рис. 5.3 Временные диаграммы работы


Четырехразрядный двоичный реверсивный счетчик К155ИЕ7

Рис. 6.1 К155ИЕ7

Схема К155ИЕ7 представляет собой синхронный 4-разрядный реверсивный счетчик.

Счетчик состоит из четырех двухступенчатых триггеров, работающих по принципу ведущий-ведомый, дешифратора счета и логической схемы предварительной установки. Отличительной особенностью схемы является возможность параллельной записи информации в счетчик:

Рис. 6.2 К155ИЕ7 Функциональная схема

Схема имеет два счетных входа (вход в режиме суммирования +1 и вход в режиме вычитания –1), четыре информационных входа параллельной записи D1, D2, D4, D8, управляющий вход V, разрешающий параллельную запись информации, вход установки в “0” R, выходы четырех разрядов 1, 2, 4, *, выходы прямого переноса Р+ и обратного переноса Р-, позволяющие осуществлять каскадное соединение счетчиков без дополнительной логики.

В зависимости от состояний на установочных и управляющих входах возможны следующие режимы работы счетчика: режим установки в логический “0”; режим параллельной записи; режим хранения, режим счета.

Режим установки в логический “0” обеспечивается подачей на установочный вход R уровня логической “1”. При этом отключается вход, разрешающий запись, и входы параллельной записи. Режим параллельной записи обеспечивается подачей на входы V и R уровня логического нуля. При этом импульсы, поданные на информационные входы D1-D4, появляются на выходах триггеров независимо от состояния входного тактового импульса.

Режим хранения обеспечивается подачей на вход V уровня логической единицы, а на вход R – уровня логического нуля. При этом запрещается запись новой информации, и до прихода тактового импульса предыдущая информация хранится в счетчике. Поступление тактового импульса приводит к изменению состояния счетчика на следующее в последовательности двоичного счета. Дальнейший счет осуществляется по каждому положительному перепаду тактового импульса при наличии на втором счетном входе уровня логической единицы.

Состояния входов и выходов счетчика при различных режимах его работы приведены в таблице 5.

Таблица 5
Режим работы счетчика R1 V D1 D2 +1 -1 Выход 1 Выход 2
Установка в ”0” 1 * * * * * 0 0
Запись 0 0 1 0 * * 1 0
Хранение 0 1 * * - - 1 0
Счет в режиме суммирования 0 1 * * 0→1 1 * *
Счет в режиме вычитания 0 1 * * 1 0→1 * *

Примечание:

1. В таблице для примера приведены состояния двух информационных входов и соответствующих им выводов.

2.* — состояние счетчика меняется в соответствии с диаграммой его работы.

На выходе прямого переноса Р+ импульс отрицательной полярности формируется при переполнении счетчика, то есть при появлении в нем максимального числа 15 и при условии, что тактовый импульс, поданный на вход +1, находится на уровне логического нуля.На выходе обратного переноса Р- импульс формируется при появлении на выходах всех разрядов счетчика логического нуля и когда тактирующий импульс, поданный на вход –1, находится в состоянии логического нуля. Длительность импульсов на выходах Р+ и Р- равна длительности отрицательного импульса на счетном входе.

Каскадное соединение счетчиков образуется соединением выхода прямого переноса Р+ со счетным входом +1 следующего счетчика, а также соединением выхода обратного переноса Р- со счетным входом –1 следующего счетчика.

Временные диаграммы работы счетчика:

Рис. 6.3 Временные диаграммы работы


Синхронный десятичный четырехразрядный счетчик К155ИЕ9

Рис. 7.1 К155ИЕ9

Схема К155ИЕ9 представляет собой универсальный десятичный счетчик с синхронной параллельной записью информации. Схема имеет четыре информационных входа D1-D4, управляющий вход V1 для разрешения параллельной записи, счетный вход С, управляющий вход V2 для разрешения счета, выходы 1, 2, 3, 4 четырех разрядов счетчика, выход переноса Р и управляющий вход V3 для разрешения переноса.

Рис. 7.2 К155ИЕ9 Функциональная схема

Предварительная установка счетчика обеспечивается подачей сигналов на входы JK – триггеров через входы параллельной записи D1-D4 при наличии на входе V1 уровня логического нуля. Синхронная работа счетчика достигается тем, что изменение состояния выходов триггеров в соответствии с состоянием информационных входов происходит с приходом положительного перепада импульса. Такой режим работы исключает выбросы на выходе, которые обычно присущи асинхронным счетчикам.

Режим счета обеспечивается наличием уровней логической единицы на установочных входах V1, V2, V3.Изменение состояния счетчика происходит в последовательности двоично-десятичного счета по каждому положительному перепаду входного счетного импульса.

Уровень логического нуля на входе R устанавливает выходы всех триггеров в состояние логического нуля независимо от состояний счетного и управляющего входов.

Состояния счетного и управляющего входов для различных режимов работы счетчика приведены в таблице 6.

Таблица 6
Режим работы счетчика R V1 V2 V3 C
Установка в ”0” 0 * * * *
Параллельная запись по входам D1-D4 1 0 1 1 0→1
Запрет записи 1 1 0 * *
Хранение 1 1 * 0 *
Хранение 1 1 * * 0
Счет 1 1 1 1 0→1

Сигнал переноса формируется на выходе Р при появлении уровней логической единицы в первом и четвертом разрядах счетчика, если на входе разрешения переноса V3 также уровень логической единицы. Длительность положительного импульса на выходе Р равна периоду тактовой частоты.

Каскадное соединение счетчиков образуется соединением выхода переноса Р со входом разрешения переноса V3 следующего каскада счетчика. Недостатком последовательного соединения является низкая скорость счета.

Путем внешнего соединения выхода переноса Р со входом разрешения записи V1 можно получить программируемый счетчик-делитель с переменным коэффициентом деления, определяемый по формуле (7.1):

где М – число в двоично-десятичном коде, заносимое в счетчик через информационные входы.

Частота, снимаемая с выхода переноса Р, определяется по формуле (7.2):

где – входная тактовая частота.

Состояния программируемых входов, обеспечивающие различные коэффициенты деления счетчика, приведены в таблице 7.

Таблица 7
Коэффициент деления N D1 D2 D3 D4
2 0 0 0 1
3 1 1 1 0
4 0 1 1 0
5 1 0 1 0
6 0 0 1 0
7 1 1 0 0
8 0 1 0 0
9 1 0 0 0
10 0 0 0 0

Временные диаграммы работы счетчика:

Рис. 7.3 Временные диаграммы работы


Одноразрядный сумматор К155ИМ1

Рис. 8.1 К155ИМ1

Сумматор 1-разрядный. t(p0) (0→1)17 нс; t(P0) (1→0)=12 нс; t(s) (1→0) =80 нс; t(s) (0→1)=55 нс. Схема имеет по 4 входа А и В, обеспечивая прием информации с двух внешних регистров, вход переноса с предыдущего разряда P0, прямой s и инверсный s# выходы суммы и инверсный выход переноса P1# в последующий разряд.

Рис. 8.2 К155ИМ1 Функциональная схема

Одноразрядный сумматор используется для организации N-разрядных суммирующих и вычитающих устройств, в которых операции суммирования и вычитания производятся последовательно. С целью уменьшения задержки в цепи переноса вводится лишь одна логическая инверсия между входом P0 и выходом P1#. Инверсный выход переноса требует наличия инверсного входа переноса последующего разряда. Для инвертирования входных сигналов предусмотрены вентили внутри схемы (входы А3, А4 и В3, В4).

Для построения N-разрядного сумматора без использования дополнительных внешних вентилей используется чередующаяся структура, при которой в нечетных разрядах (1, 3, ...) устройства используются прямые входы А1, А2, В1, В2 и прямые выходы суммы, а в четных разрядах (2, 4, ...) используются инверсные входы А3, А4, В3, В4 и инверсные выходы суммы. Инверсные выходы переноса нечетных разрядов являются истинными для последующих четных разрядов.

При выполнении операции суммирования на вход P0 первого каскада подается уровень логического нуля. Управляющий сигнал, соответствующий уровню логической единицы, подается на один из прямых входов нечетных разрядов и один из инверсных входов четных разрядов.

При выполнении операции вычитания на вход P0 первого каскада подается уровень логической единицы, а сигналы на управляющих и информационных входах вычитаемого инвертируются.

Ниже в таблице 8 приведены некоторые комбинации наборов входных и выходных сигналов сумматора.

Таблица 8
A1 B1 A3 B3 P0 s# s P1#
0 0 0 0 0 1 0 0
0 0 0 0 1 0 0 0
0 0 0 1 0 0 1 1
0 0 1 0 1 1 0 0
1 0 1 1 0 0 1 1
1 1 1 1 1 0 1 0


Одноразрядный двоичный сумматор К155ИМ2

Рис. 9.1 К155ИМ2

Сумматор 2-разрядный. Схема имеет по два информационных входа А и В на каждый разряд, вход переноса P0, выходы суммы с первого s1 и второго s2# разрядов и выход переноса со второго разряда P2#.

Схема предназначена для сложения 2-разрядных двоичных чисел. Операция сложения в сумматоре выполняется параллельно, а операция распространения переноса – последовательно.

Наличие инверсии между входом и выходом переноса одного разряда приводит к необходимости в инвертировании входных сигналов второго разряда. Результат суммирования снимается с выхода первого разряда в прямом коде, а с выхода второго разряда – в инверсном коде.

Рис. 9.2 К155ИМ2 Функциональная схема


Четырехразрядный двоичный сумматор К155ИМ3

Рис. 10.1 К155ИМ3

Схема К155ИМ3 представляет собой быстродействующий 4-разрядный двоичный сумматор, который имеет по два информационных входа А и В на каждый разряд, вход переноса P0, четыре выхода суммы s1, s2#, s3, s4# и выход переноса с четвертого разряда P4#.

Схема предназначена для сложения 4-разрядных двоичных чисел. Операция сложения в сумматоре выполняется параллельно, а операция распространения переноса - последовательно. Наличие инверсии между входом и выходом переноса одного разряда приводит к необходимости в инвертировании входных сигналов четных разрядов.

Результат суммирования снимается с выходов нечетных разрядов в прямом коде, с выходов четных разрядов – в инверсном.

Рис. 10.2 К155ИМ3 Функциональная схема


Арифметико-логическое устройство К155ИП3

Рис. 11.1 К155ИП3

Универсальная микросхема К155ИП3 представляет собой 4-разрядное арифметико-логическое устройство (АЛУ), предназначенное для выполнения 16 арифметических операций с двумя 4-разрядными словами и формирования 16 логических операций.

Схема имеет информационные входы А0-А3, В0-В3, управляющие входы V0-V3, вход переноса с предыдущего разряда C, вход выбора режима M, выходы F1-F4, на которых фиксируется результат операций, выход сравнения E, выходы образования переноса G и распространения переноса P, выход переноса с четвертого разряда C4.

На информационные входы А0-А3 и В0-В3 поступают 4-разрядные двоичные числа. В зависимости от кодовой комбинации на управляющих входах V0-V3 осуществляется выполнение одной из 16 реализуемых операций.

Схема может выполнять одни и те же операции как при активном высоком, так и при активном низком уровне при различных кодовых комбинациях на управляющих входах. Функции, выполняемые АЛУ при активном высоком уровне, приведены в таблице. Наличию переноса с предыдущего разряда при выполнении арифметических операций при активном высоком уровне соответствует уровень логического нуля на входе С


Таблица 9
V0 V1 V2 V4 Арифметич. операции при M=0, C=1 Логическая операция при M=1
0 0 0 0 F=A F=A#
1 0 0 0 F=A+B F=(A+B)#
0 1 0 0 F=A+B# F=A#B
1 1 0 0 F=-1 F=лог."0"
0 0 1 0 F=A+AB# F=(AB)#
1 0 1 0 F=AB#+(A+B) F=B#
0 1 1 0 F=A-B-1 F=AxorB
1 1 1 0 F=AB#-1 F=AB#
0 0 0 1 F=A+AB F=A#+B
1 0 0 1 F=A+B F=(AxorB)#
0 1 0 1 F=AB+(A+B#) F=B
1 1 0 1 F=AB-1 F=AB
0 0 1 1 F=A+A F=лог."1"
1 0 1 1 F=A+(A+B) F=А+В#
0 1 1 1 F=-A+(A+B#) F=F+D
1 1 1 1 F=A-1 F=F

Состояние входа М обуславливает выполнение арифметических или логических операций. При выполнении арифметических операций на вход М должен быть подан уровень логического нуля. С подачей на вход М уровня логической единицы запрещается выполнение переносов, и на выходах АЛУ появляются результаты логических операций.

Сигнал переноса с 4-го разряда С4 формируется с учетом переноса, поступающего на вход С предыдущего каскада и переноса, образованного АЛУ.

Выходы образования переноса G и распространения переноса P увеличивают логические возможности АЛУ, позволяя использовать его совместно со схемой ускоренного переноса К155ИП4.

На выходах F1-F4 фиксируется результат операций, а на выходе с открытым коллектором E- результат сравнения, соответствующий уровню логической единицы при равенстве между собой двух 4-разрядных чисел А и В.

Рис. 11.2 К155ИП3 Функциональная схема


Блок ускоренного переноса для АЛУ К155ИП4

Рис. 12.1 К155ИП4

Схема К155ИП4 представляет собой быстродействующий блок ускоренного переноса, предназначенный для формирования сквозного переноса через четыре каскада при выполнении операции сложения в параллельном сумматоре и используется в сочетании с АЛУ К155ИП3.

Блок содержит четыре входа Р0-Р3, на которые подаются сигналы распространения переноса G0-G3 для сигналов образования переноса, вход переноса из предыдущего разряда С, используемый при каскадировании схем, а также выходы С1, С2, С3 для формирования переносов соответственно с первого, второго и третьего разрядов. С целью расширения логических возможностей схемы сигнал переноса четвертого разряда делится на сигнал образования группового переноса G и сигнал распространения переноса P.

С помощью данной микросхемы можно организовать сквозной перенос между между группой в пределах 16 разрядов, а с применением каскадирования - сквозной перенос в 32 и более разрядных устройствах, построенных по принципу последовательного переноса.

Если ускоренный перенос осуществляется более чем на 4 двоичных разряда, выходы G и P группового переноса АЛУ соединяются со входами блока К155ИП4 на следующем уровне ускоренного переноса.

Рис. 12.2 К155ИП4 Функциональная схема


Четырехразрядный универсальный сдвиговый регистр К155ИР1

Рис. 13.1 К155ИП1

Регистр сдвига 4-разрядный со входами последовательного и параллельного занесения информации. Схема содержит четыре счетных триггера, пять вентилей И-ИЛИ-НЕ и шесть инверторов. Регистр имеет два тактовых счетных входа С1, С2, управляющий вход выбора режима работы V, один информационный вход D0 для занесения информации в последовательном коде и четыре выхода с каждого разряда регистра 1, 2, 4, 8:

Рис. 13.2 К155ИП1 Функциональная схема

Схема может работать в четырех режимах, в которых можно выполнить:

  1. сдвиг информации вправо;
  2. сдвиг информации влево;
  3. параллельное занесение;
  4. хранение.

Выбор режима работы осуществляется подачей уровня логического нуля или логической единицы на вход предварительной установки V. При работе схемы в режиме преобразования последовательного кода в параллельный со сдвигом вправо на вход V подается уровень логического нуля. При этом отключаются параллельные входы, разрешается занесение в регистр информации в последовательном коде, устанавливается связь выхода каждого разряда со входом последующего, а также разрешается прохождение тактовой серии через вход С1. Сдвиг вправо на один разряд осуществляется при каждом отрицательном перепаде тактового импульса, поданного на вход С1. 4-разрядная информация в параллельном коде появляется на выходах 1, 2, 4, 8 через четыре такта входного счетного импульса.

При использовании схемы в качестве преобразователя последовательного кода в параллельный со сдвигом влево необходимо выполнить внешние соединения выходов каждого разряда регистра со входом параллельного занесения предыдущего разряда. На вход предварительной установки V при этом должен подаваться уровень логической единицы, который отключает вход последовательного занесения D0, разрывает связь выхода каждого разряда со входом последующего, разрешает занесение информации через входы параллельного занесения с выхода каждого разряда на вход предыдущего и прохождение тактовой серии через вход С2. Информация в последовательном коде заносится через вход параллельного занесения последнего каскада регистра D4. Сдвиг влево осуществляется при каждом отрицательном перепаде тактового импульса, поданного на вход С2.

Параллельное занесение в регистр происходит через параллельные входы D1-D4 при наличии на управляющем входе V уровня логической единицы и с приходом на вход С2 отрицательного перепада напряжения. При этом входы последовательного занесения D0 и тактовой частоты С1 отключаются.

Состояния управляющего и счетных входов, а также входа последовательного занесения при различных режимах работы регистра сдвига приведены в таблице 10.


Таблица 10
Режим работы счетчика D0 V C1 C2
Сдвиг вправо 0 1→0 *
Сдвиг влево * 1 * 1→0
Параллельное занесение * 1 * 1→0
Хранение при сдвиге вправо * 0 1 *


Восьмиразрядный реверсивный сдвиговый регистр К155ИР13

Рис. 14.1 К155ИП13

Схема представляет собой 8-разрядный двунаправленный регистр сдвига с последовательным и параллельным занесением информации. Схема имеет входы последовательного занесения D+ при сдвиге вправо и D- при сдвиге влево, восемь входов параллельного занесения D1-D8, тактовый счетный вход С, управляющие входы V1 и V2 для выбора режима работы, вход установки в “0” R и восемь выходов каждого разряда 1-8

Рис. 14.2 К155ИП13 Функциональная схема

В зависимости от состояний установочных входов V1, V2 и R схема может работать в различных режимах:

  1. последовательного занесения со сдвигом вправо;
  2. последовательного занесения со сдвигом влево;
  3. параллельного занесения;
  4. хранения;
  5. установки в “0”.

При работе схемы в режиме последовательного занесения со сдвигом информации вправо на вход V1 подается уровень логического нуля, а на вход V2 – уровень логической единицы.

Информация в последовательном коде поступает на информационный вход D+. Сдвиг вправо на один разряд выполняется синхронно при каждом положительном перепаде тактового импульса.

Если на управляющий вход V1 подать уровень логической единицы, а на вход V2 уровень логического нуля, то на каждый положительный перепад тактового импульса будет осуществляться сдвиг влево. При этом вновь поступающая информация подается на последовательный вход сдвига влево D0.

Параллельное занесение информации осуществляется через информационные входы D1-D8, когда оба установочных входа находятся в состоянии логической единицы. На выходах регистра информация в параллельном коде появится синхронно по положительному перепаду тактового импульса.

При отсутствии тактового импульса информация будет храниться в регистре до прихода следующего положительного перепада тактового импульса.

Режимы работы, в которых может работать регистр, в зависимости от состояний входов приведены в таблице 11.

Таблица 11
Режим работы V1 V2 R D+ D- C
Последовательное занесение, сдвиг вправо 0 1 1 0/1 0 0→1
Последовательное занесение, сдвиг влево 1 0 1 0 0/1 0→1
Параллельное занесение 1 1 1 0 0 0→1
Хранение 0 0 1 0/* */0 *
Установка в "0" * * 0 * * *

Триггеры не переключаются, когда на обоих управляющих входах уровень логического нуля.

Состояния управляющих входов V1, V2 может меняться только тогда, когда тактовый вход находится в состоянии логической единицы.

Рис. 14.3 Временные диаграммы работы


Селектор-мультиплексор данных на 16 каналов со стробированием К155КП1

Рис. 15.1 К155КП1

Коммутатор (мультиплексор) 16 входов на один выход со стробированием. t(1→0)=15 нc; t(0→1)=22 нс.

Схема имеет 4 управляющих входа V0-V3, 16 информационных входов D0-D15, один стробирующий вход R и один выход.

В зависимости от кодовой комбинации на управляющих входах открывается одна из 16 схем совпадения. Сигнал с соответствующего информационного входа будет передан на выход коммутатора в инверсном коде. При этом стробирующий вход R должен находиться в состоянии логического нуля. Уровень логической единицы на стробирующем входе запрещает коммутацию любого входа на выход, на котором будет сохраняться уровень логической единицы независимо от состояний информационных входов. Схема может использоваться для преобразования параллельного кода в последовательный.

Рис. 15.2 К155КП1 Функциональная схема


Сдвоенный цифровой селектор-мультиплексор К155КП2

Рис. 16.1 К155КП2

Два коммутатора 4-х входов на один выход. t(1→0)=23 нc; t(0→1)=18 нс. Схема имеет два управляющих входа V1 и V2, являющимися общими для обоих коммутаторов, два стробирующих входа R1 и R2, восемь информационных входов D0-D7 и два выхода. В зависимости от кодовой комбинации на управляющих входах открываются по одной схеме совпадения "И" каждого коммутатора.

Рис. 16.2 К155КП2 Функциональная схема

Сигнал с соответствующего информационного входа будет передан в прямом коде на выход того коммутатора, стробирующий вход которого находится в состоянии. логического нуля.

Уровень логической единицы на стробирующем входе R запрещает коммутацию любого входа на выход, на котором будет сохраняться уровень логического нуля независимо от состояния информационных входов.

Схема может использоваться для преобразования параллельного кода в последовательный.


Восьмиканальный селектор-мультиплексор К155КП5

Рис. 17.1 К155КП5

Коммутатор восьми входов на один выход. t(1→0)=14 нc; t(0→1)=20 нс. Схема имеет три управляющих входа V0, V1 и V3, восемь информационных входов D0-D7 и один выход.

В зависимости от кодовой комбинации на управляющих входах открывается одна из восьми схем совпадения "И". Сигнал с соответствующего информационного входа будет передан на выход коммутатора в инверсном коде.

Рис. 17.2 К155КП5 Функциональная схема


Селектор-мультиплексор на восемь каналов со стробированием К155КП7

Рис. 18.1 К155КП7

Коммутатор восьми входов на один выход со стробированием. t(1→0)=24 нc; t(0→1)=29 нс. Схема имеет три управляющих входа V0-V2, восемь информационных входов D0-D7, один стробирующий вход R и два выхода.

Рис. 18.2 К155КП7 Функциональная схема

В зависимости от кодовой комбинации на управляющих входах открывается одна из восьми схем совпадения "И". Сигнал с соответствующего информационного входа будет передан на выход коммутатора как в прямом, так и в инверсном коде. При этом стробирующий вход R должен находиться в состоянии логического нуля. Уровень логической единицы на стробирующем входе запрещает коммутацию любого входа на выход. При этом на выходе (05) будет сохраняться уровень логического нуля.


Четыре логических элемента 2И-НЕ К155ЛА3

Рис. 19.1 К155ЛА3 УГО
Рис. 19.2 К155ЛА3 Схема

Четыре логических элемента 2И-НЕ.

t(1→0)=15 нc; t(0→1)=22 нс











Три логических элемента 3И-НЕ К155ЛА4

Рис. 20.1 К155ЛА4 УГО
Рис. 20.2 К155ЛА4 Схема

Три логических элемента 3И-НЕ.

t(1→0)=15 нc; t(0→1)=22 нс











Четыре логических элемента 2ИЛИ-НЕ К155ЛЕ1

Рис. 21.1 К155ЛЕ1 УГО
Рис. 21.2 К155ЛЕ1 Схема

Четыре элемента 2ИЛИ-НЕ.

t(1→0)=15 нc; t(0→1)=22 нс.











Два логических элемента 4ИЛИ-НЕ К155ЛЕ3

Рис. 22.1 К155ЛЕ3 УГО
Рис. 22.2 К155ЛЕ3 Схема

Два элемента 4-2И-4ИЛИ-НЕ

t(1→0)=15 нc; t(0→1)=22 нс.












4 двухвходовых логических элемента исключающее ИЛИ К155ЛП5

Рис. 23.1 К155ЛП5 УГО
Рис. 23.2 К155ЛП5 Схема

Четыре элемента исключающее ИЛИ.

t(1→0)=22 нc; t(0→1)=30 нс.











2 логических элемента 2-2И-2ИЛИ-НЕ К155ЛР1

Рис. 24.1 К155ЛР1 УГО
Рис. 24.2 К155ЛР1 Схема

Два элемента 2-2И-2ИЛИ-НЕ.

t(1→0)=15 нc; t(0→1)=22 нс.










JK-триггер с логикой на входе ЗИ К155ТВ1

Рис. 25.1 К155ТВ1

Микросхема представляет универсальный многоцелевой JK – триггер со структурой “мастер - помощник”. Триггер имеет инверсные входы установки S# и R#. Каждый из входов J и K снабжен трехвходовым логическим элементом И, поэтому у микросхемы три входа J (J1-J3) и три входа К (К1-К3). У триггера имеется тактовый вход C# и комплементарные выходы Q и Q#.


Рис. 25.2 К155ТВ1 Функциональная схема

Управление состояниями триггера ТВ1 происходит согласно таблице 12, в которой перечислены 7 режимов его работы. Когда на входах S# и R# присутствуют напряжения высокого уровня, в триггер можно загружать информацию от входов J и K, либо хранить ее. Состояния двухступенчатого триггера переключаются фронтом и срезом положительного тактового импульса: JK-информация загружается в триггер-мастер, когда напряжение тактового входа переходит на высокий уровень и переносится в триггер-помощник по отрицательному перепаду тактового импульса (от В к Н). Отметим, что состояния выходов Q и Q# неопределенные, если на входы S# и R# одновременно поданы напряжения низкого уровня. Кроме того, сигналы на входах J и K не должны меняться, если на входе C# присутствует напряжение высокого уровня.

Входы S# и R# - асинхронные с активным низким уровнем. Когда на эти входы поданы противоположные уровни В и Н, входы С, J и K действовать не будут.


Таблица 12
Режим работы счетчика S# R# C# J K Q Q#
Асинхронная установка H B * * * B H
Асинхронный сброс B H * * * H B
Неопределенность H H * * * B B
Переключение B B 1→0 B B Q# Q
Загрузка 0 (Сброс) B B 1→0 H B H B
Загрузка 1 (установка) B B 1→0 B H B H
Хранение B B 1→0 H H Q Q#


2 D-триггера К155ТМ2

Рис. 26.1 К155ТM2

Микросхема содержит два независимых D-триггера, имеющих общую цепь питания. У каждого триггера есть входы D, S# и R#, а также комплементарные выходы Q и Q#. Входы S# и R# - асинхронные, потому что они работают (сбрасывают состояния триггера) независимо от сигнала на тактовом входе; активный уровень для них – низкий. Сигнал от входа D передается на выходы Q и Q# по положительному перепаду импульса на тактовом входе С (Н → В).

Рис. 26.2 К155ТМ2 Функциональная схема

Чтобы триггер переключался правильно, уровень на входе D следует зафиксировать заранее, перед приходом тактового сигнала. Защитный интервал должен превышать время задержки распространения сигнала в триггере. Если на входы S# и R# триггеров одновременно подаются напряжения низкого уровня, состояние выходов Q и Q# окажется неопределенным. Загрузить в триггер входные уровни В или Н ( то есть 1 или 0) можно, если на входы S# и R# подать напряжения высокого уровня.

Асинхронная установка нужного сочетания уровней на выходах получится, когда на входы S# и R# поданы взаимопротивоположные логические сигналы. В это время входы C и D отключены.

Таблица 12
Режим работы счетчика S# R# C D Q Q#
Асинхронная установка H B * * B H
Асинхронный сброс B H * * H B
Неопределенность H H * * B B
Загрузка 1 (установка) B B 0→1 B B H
Загрузка 0 (Сброс) B B 1→0 H H B


4 D-триггера К155ТМ5

Рис. 27.1 К155ТM5

Схема представляет собой четыре D-триггера типа “защелка”. Она имеет четыре информационных входа D1-D4, два тактовых входа С1, С2 и четыре выхода А1-А4. Триггеры работают самостоятельно, однако тактирование осуществляется попарно.

Рис. 27.2 К155ТM5 Функциональная схема

Состояние триггера меняется в соответствии с состоянием информационного входа, когда тактовый вход находится в состоянии логической единицы. При переходе тактового импульса в состояние логического нуля триггер запоминает записанную в нем информацию и состояние его остается неизменным независимо от состояния информационного входа.

Таблица 13
Режим работы счетчика C1 D Q
Разрешение передачи данных на выход B B H B H B
Защелкивание данных H * Q-

Q- — состояние выхода Q перед приходом защелкивающего перепада на входе С1. При наличии на входе С1 нижнего уровня (Н) состояние входа D безразлично.

Рис. 27.3 Временные диаграммы работы

Счетверенный D-триггер К155ТМ8

Рис. 28.1 К155ТM8

Микросхема содержит четыре триггера типа D с общим входом установки в нуль. Схема имеет 4 раздельных входа D1-D4, общий счетный вход С, асинхронный вход установки в “0” R, а также прямые А1-А4 и инверсные A1#-A4# выходы каждого триггера.

Рис. 28.2 К155ТM8 Функциональная схема

Установка триггеров в нулевое состояние осуществляется подачей на вход R напряжения, соответствующего уровню логического нуля.

Информация, поступающая на один из информационных входов триггера, передается на соответствующий выход А в момент перехода тактового импульса С в состояние логической единицы. При этом на вход R должен быть подан уровень логической единицы.[1]

Таблица 14
Режим работы счетчика R# C D Q
Сброс H * * H
Загрузка 1 B 0→1 B B
Загрузка 0 B 0→1 H H

Примечания