Методическое сопровождение микротренажера MT589

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 13:32, 29 мая 2016.

Микропроцессорные комплекты серий К589 (К585)

Комплекты быстродействующих микропроцессорных БИС серий К589 (585) предназначены для построения микроЭВМ и специализированных контроллеров средней производительности. Комплекты имеют одинаковый состав и единую архитектуру БИС, но отличаются типами корпусов (К589 - пластмассовые, К585 - металлокерамические) и допустимыми условиями эксплуатации.

Секционная архитектура БИС позволяет наращивать разрядность систем до необходимой длины слова. Способ управления - микропрограммный, ориентация на выбранную систему команд реализуется эмуляцией ее на микропрограммном уровне путем занесения в ПЗУ необходимых для этого прошивок.

Состав комплектов

В состав комплектов входят следующие БИС:

  1. секционный центральный процессорный элемент (ЦПЭ);
  2. блок микропрограммного управления (БМУ);
  3. блок приоритетов прерываний (БПП);
  4. многоцелевой буферный регистр (МБР);
  5. шинный формирователь (ШФ) и шинный формирователь с инверсией (ШФИ);
  6. универсальный контроллер синхронизации (УКС).

Основные системные параметры и обозначения БИС комплектов К589 (585) приведены в табл 1.

Таблица №1. Основные системные параметры БИС комплектов К589 (К585).
Обознаение БИС Разрядность, бит Наращиваемость Основное функциональное назначение Время цикла, нс Разрядность управляещего кода, бит Мощность потребления, ВА Тип корпуса
БМУ: К589ИК01 К585ИК01
8 - для команд
9 - для адресов
- Управление порядком исполнения микрокоманд
85
100
12
0,95
1,38

230.40-1
412.2.40-1
ЦПЭ: К589ИК02 К585ИК02 2 + Арифметико-логические обработки
100
150
7 - 11
0,95
1,15

247.28-1
4119.28-1
ВУП: К589ИК03 К585ИК03
8
16
+ Формирование сигналов ускоренного переноса
18
40
0 - 1
0,65
0,72

247.28-1
4119.28-1
БПП: К589ИК14 К585ИК14 8 + Обработка приоритетов запросов прерываний
80
100
2 - 5
0,65
0,72

239.24-2
405.24-2
МБР:
К589ИР12
К585ИР12
8 + Буферизация данных, временное и электрическое согласование шин
35
55
2 - 5
0,65
0,8

238.24-2
405.24-2
ШФ, ШФИ:
К589АП16
К589АП16
К585АП16
К585АП26
4 + Временное и электрическое согласование шин
65
55
75
62
1 - 2
0,65
0,65
0,72
0,66

238.16-2
238.16-2
402.16-32
402.16-32
УКС:
К589ХЛ4
К585ХЛ4
4 + Формирование сетки сигнала синхронизации процессоров
40
50
4 - 9
0,50
0,53

238.16-2
402.16.32

При использовании комплекты дополняются ИС серий К556, К1802, К533. БИС серии К589 работоспособны в диапазоне температур от - 10 до + 70oC, а серии К585 - от - 60 до + 125oC. Все микросхемы изготовлены по ТТЛШ-технологии.

Центральный процессорный элемент К589ИК02 (К585ИК02)

БИС ЦПЭ предназначена для арифметико-логической обработки и временного хранения данных. Обладая секционной структурой, ЦПЭ позволяет путем объединения нескольких БИС строить процессоры произвольной разрядности.

Структура ЦПЭ представлена на рис. 1, а. В его состав входят:

  1. 2-разрядные арифметико-логическое устройство (ALU);
  2. регистр адреса (RGA); накапливающий регистр (аккумулятор)(AC);
  3. одиннадцать регистров общего назначения (R0 - R9, RT);
  4. дешифратор микрокоманды (DC);
  5. два 2-разрядных мультиплексора (MUX).
Рис. 1. ЦПЭ

Микросхема работает с тремя входными и двумя выходными шинами и управляется 7-разрядной микрокомандой. Описание выводов ЦПЭ приведено в табл. 2.

Таблица №2. Описание выводов ЦПЭ К589 (585) ИК02.
Обозначение вывода Номер контакта Назначение вывода
DI(1, 0) 22; 21 Параллельная 2-разрядная входная шина данных
DB(1, 0) 2; 1 То же
DK(1, 0) 4; 3 Параллельная 2-разрядная входная шина маски
DO(1, 0) 20; 18 Параллельная 2-разрядная входная шина данных
DA(1, 0) 12;13 Параллельная 2-разрядная входная шина адреса
P, G 5; 6 Выходы образования и распространения ускоренного переноса
CI 10 Вход переноса ALU
CO 7 Выход переноса ALU
RI 9 Вход сигнала сдвига данных вправо в ALU
R0 8 Выход сигнала сдвига данных вправо в ALU
OEA; OED 11; 23 Входы стробов выдачи адреса и данных
MI(6 - 0) 15; 16; 17; 24; 25; 26; 27 Входная 7-разрядная шина микрокоманд
CLK 18 Вход синхронизации
UCC 28 Напряжение питания (+5 В)
GND 14 Напряжение питания (0 В)

Выходы CO и RO имеют каскады с тремя устойчивыми состояниями. При использовании ЦПЭ входы CI младшей БИС обычно замыкаются со входами RI старшей, а выходы CO старшей БИС - с выходами RO младшей, благодаря чему число связей ЦПЭ с логикой флагов БМУ сокращается до двух. Другой особенностью ЦПЭ является наличие TPC выходных каскадных шин DA и DO, стробируемых сигналами , OED, что позволяет при необходимости производить мультиплексирование шин. Благодаря пятишинной организации ЦПЭ обладает большой гибкостью применения в контроллерах со сложной структурой интерфейса.

Система микрокоманд БИС ЦПЭ управляется 7-разрядной микрокомандой, включающей два поля: MI(3 - 0) - поле выбора регистра; MI(6 - 4) - поле выбора функции.

Адресация регистров ЦПЭ кодом в MI(3 - 0) задается табл. 3. Внутри БИС адресуются двенадцать регистров (R0 - R9, RT, AC), причем только RT участвует в операциях правого арифметического сдвига данных. Все коды адресации регистров разбиты на три регистровые группы (R-группы), которые в сочетании с кодом в MI(6 - 4) задают 24 возможных кода микрокоманд ЦПЭ, определенных в табл. 4.

Таблица №3. Адресация регистра ЦПЭ К589(585)ИК02.
Код регистровой группы (R) Код на входах MI Выбираемый регистр
3 2 1 0
1

0

0

0

0

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

0

0

0

0

1

0

1

0

1

0

1

0

1

0

1

R0

R1

R2

R3

R4

R5

R6

R7

R8

R9

RT

AC

2

1

1

0

0

1

1

0

1

RT

AC

3

1

1

1

1

1

1

0

1

RT

AC


Таблица №4. Система ЦПЭ К589(585)ИК02.
Код на MI (6 - 4) R-группа Микрокоманда Операции при DK(1, 0) = 00 Мнемоника Операция при DK(1, 0) = 11 Мнемоника
0 1

2

3






(См. микрокоманду в общем описании)



-



1 1

2

3

2

1

2

3

(см. )

3

1

2

3

(см. )

(см. )

4 1


2


3




(см. )







5

1


2

3

(см. )

(см. )

(см. )

6

1

2

3


(см. )





7

1


2


3










Примечания:
  1. Информация на входах MI(6 - 4 ) - в восьмеричном коде.
  2. RG - содержимое R9 - R0; К - код на входах DK(1, 0); RI, R0 - информация на цепях сдвига; CI, CO - информация на цепях переноса; AT - содержимое регистров RT или AC согласно табл. 3.

Маска на входах DK(1, 0), логически умножаемая на информацию на входе ALU, увеличивает число возможных микрокоманд. Так как на практике в качестве маски используются коды 00 или 11, то число операций увеличивается до 48.

Система микрокоманд БИС К589ИК02 отличается примитивностью и не рассчитана на эффективную обработку сложных арифметических алгоритмов, что снижает реальное быстродействие ЦПЭ. Например, в системе микрокоманд имеется только одна операция сдвига - SRA. Возможно выполнение логического левого сдвига путем суммирования числа с самим собой. При замыкании цепей сдвигов-переносов данных через БМУ возможно косвенное исполнение микрокоманд циклических правого и левого сдвигов.

Проверка содержимого регистров на равенство осуществляется при установке кода логических микрокоманд (например, ANR или ORR). Признак нуля индицируется на выходе CO. При необходимости сохранения содержимого регистров после проверки рекомендуется блокировать подачу синхроимпульса на вход CLK.

Временная диаграмма синхронизации ЦПЭ приведена на рис. 1, б. Ниже даны значения основных временных параметров на БИС К589ИК02 при номинальном напряжении питания и окружающей температуре ; в скобках указаны значения параметров (нс) для БИС К585ИК02 в диапазоне рабочих температур от до :

Время цикла . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

>> импульса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

>> установки сигнала на входах:

микрокоманды . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
информации . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
переноса и сдвига . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время сохранения сигнала на входах:

микрокоманды и информации . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
переноса и сдвига . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время задержки сигналов

от отрицательного фронта . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
от положительного фронта . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
от микрокоманды . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
от информации . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время задержки сигналов на CO:

от отрицательного фронта . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
от положительного фронта . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
от микрокоманды . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
от входов сдвига и переноса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
от информации . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время включения/выключения буферных каскадов , нс. .

При использовании ЦПЭ следует иметь ввиду, что БИС не содержит встроенного конвейерного регистра микрокоманд, поэтому выход ПЗУ следует снабжать таким регистром или строить временную диаграмму синхронизации БИС, учитывающую его отсутствие.

Блок ускоренного переноса К589ИК03 (К585ИК03)

Предназначен для формирования групповых переносов при работе с ЦПЭ или любой другой схемой, имеющей выходы P, G. Один БУП позволяет подключить до восьми БИС ЦПЭ и обеспечивает распространение переноса в 16-разрядном процессоре. Структурная схема БИС приведена на рис. 2, а.

Рис. 2. Структурная схема БИС

Описание ее выводов дано в табл. 5.

Таблица №5. Описание выводов БУП К589(585)ИК03.
Обозначение вывода Номер контакта Назначение вывода
P(7-0) 11; 10; 8; 7; 6; 5; 2; 1 Входы распространения сигналов групповых переносов
G(7-0) 27; 26; 24; 23; 21; 20; 19; 18 >> подготовки распространения сигналов групповых переносов
EC8 3 Вход разрешения переноса C8
С(8-1) 4; 25; 22; 16; 15; 13; 12; 9 Выходы сигналов ускоренного переноса
CO 17 Вход сигнала переноса
28 Напряжение питания (+ 5 В)
GND 14 >> >> (0 В)

Особенностью микросхемы является наличие входа разрешения выходного сигнала ускоренного переноса (EC8) и реализация выхода C8 в виде TPC-каскада. При организации 15-разрядного процессора (рис. 2, б) возможно подключение выхода переноса (CO) старшего ЦПЭ ко входу флагов (F1) при EC8=0 или выхода переноса CO при подаче на EC8 специального управляющего сигнала, запирающего выход в случае необходимости выполнения операций правого сдвига. Организация 32-разрядных процессоров с последовательным переносом между группами по 16 бит и управлением EC8 показано на рис. 2, в.

Временная диаграмма работы БУП приведена на рис. 2, г. Ниже приведены значения основных временных параметров (нс) ИС К589ИК03 при номинальном напряжении питания и температуре ;в скобках указаны значения параметров (нс) для БУП К585ИК03 в диапазоне температур от до :

Время группового переноса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

>> сквозного >> . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
>> включения/выключения переноса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Блок микропрограммного управления К589ИК01 (К585ИК01)

БИС предназначена для управления порядком выбора микрокоманд из ПЗУ и является однокристальным устройством, адресующим 512 ячеек памяти. Расширение объема ПЗУ может осуществляться страницами по 512 слов за счет подключения внешнего регистра адреса, принудительно устанавливаемого из ПЗУ.

Структура БИС БМУ приведена на рис. 3, а. В ее состав входят: комбинационная схема образования адреса следующей микрокоманды (PLA); 9-разрядный регистр адреса микрокоманд (RGA); 4-разрядный регистр команд (RGP); триггеры условий D-типа (C, Z); триггер флага типа "защелка" (F); мультиплексор условий (MUX).

Рис. 3. Структура БИС БМУ

Микросхема воспринимает 8-разрядные команды по шине DP(7-0), четыре младших разряда которых могут записываться в регистр RGP. Через шину PR(2-0) можно прочесть три младших разряда RGP. Генерируемый БМУ адрес микрокоманды MIA(8-0) представлен совокупностью адреса столбца MIA(8-4) и адреса колонки MIA(3-0). Таким образом адресуемое БМУ пространство из 512 ячеек представляется полем из 32 строк и 16 колонок. Описание выводов БМУ приведено в табл. 6.

Таблица №6. Описание выводов БМУ К589(585)ИК01.
Обозначение вывода Номер контакта Назначение вывода
MIA(8-0) 34-26 Параллельная 9-разрядная входная шина адреса микрокоманды
MI(6-0) 39; 38; 37; 24; 23; 22; 21 Параллельная 7-разрядная входная шина микрокоманд
LD 36 Вход загрузки адреса микрокоманды
ERA 35 >> разрешения выдачи адреса строки
OE 25 >> >> >> >> микрокоманды
ISE 18 Выход строба разрешения прерывания
FC(3-0) 12; 13; 16; 15 Входы управления логикой флагов
FI 17 Вход признаков условных переходов
FO 14 Выход признаков
DP(7-0) 4; 3; 2; 1; 10; 8; 6; 5 Параллельная 8-разрядная входная шина команд
PR(2-0) 7; 9; 11 Параллельная 3-разрядная выходная шина команд
CLK 19 Вход синхронизации
UCC 40 Напряжение питания (+5 В)
GND 20 Напряжение питания (0 В)

При организации процессоров (рис. 3, б) БМУ сопрягается с набором ЦПЭ всего лишь по двем выводам F1 и F0. Вход используется для анализа признаков переноса (CO), сдвига (RO) и нуля, индицируемого на выходе CO при выполнении микрокоманд логической обработки данных. Выход F0 служит для задания значений входного переноса (CI) и правого сдвига (RI).

Временная диаграмма синхронизации БМУ показана на рис. 3, в. Ниже приведены значения основных временных параметров (нс) БИС К589ИК01 при номинальном напряжении питания и окружающей температуре ;в скобках указано время (нс) дли БИС К585ИК01 в диапазоне рабочих температур от до :

Время цикла . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

>> импульса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
>> выработки адреса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
>> включения/выключения адреса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время установки микрокоманды . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время сохранения микрокоманды . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время задержки строба прерывания . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время установки входов флагов . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время задержки входов флагов . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время задержки выхода флагов, нс:

от положительного фронта . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
от микрокоманды . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

При использовании БМУ следует иметь в виду, что БИС не содержит встроенного конвейерного регистра микрокоманд, поэтому выход ПЗУ следует снабжать таким регистром или строить временную диаграмму синхронизации БИС с учетом его отсутствия.

Управление алгоритмом образования адреса в PLA осуществляется 8-разрядной микрокомандой, включающей два поля: поле управления источника адреса (LD) и поле задания алгоритма образования адреса [MI(6-0)]. Сигнал на входе LD определяет в качестве источника информацию с DP(7-0) в микрокоманде LDM или шину микрокоманд MI(6-0) - в остальных случаях. Правила образования адреса приведены в табл. 7.

Таблица №7. Система микрокоманд БМУ К589(585)ИК01.
Мнемоника LD Код на входах Адрес строки Адрес колонки
6 5 4 3 2 1 0 8 7 6 5 4 3 2 1 0
JCC

JZR

JCR

JCE

JFL

JCF

JZF

JPR

JLL

JRL

JPX

LDM

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

1

1

1

1

1

1

1

1

X

0

1

1

1

0

0

0

1

1

1

1

X

Y4

0

1

1

0

1

1

0

0

1

1

X

Y3

Y3

Y3

0

Y3

0

1

0

1

1

1

X

Y2

Y2

Y2

Y2

Y2

Y2

Y2

Y2

Y2

1

0

X

Y1

Y1

Y1

Y1

Y1

Y1

Y1

Y1

Y1

Y1

Y1

X

Y0

Y0

Y0

Y0

Y0

Y0

Y0

Y0

Y0

Y0

Y0

X

Y4

0

M8

M8

M8

M8

M8

M8

M8

M8

M8

M8

Y3

0

M7

M7

M7

M7

M7

M7

M7

M7

M7

P3

Y2

0

M6

Y2

Y2

Y2

Y2

Y2

Y2

1

M6

P2

Y1

0

M5

Y1

Y1

Y1

Y1

Y1

Y1

Y1

Y1

P1

Y0

0

M4

Y0

Y0

Y0

Y0

Y0

Y0

Y0

Y0

P0

M3

Y3

Y3

M3

M3

M3

M3

R3

0

1

P7

P7

M2

Y2

Y2

M2

0

0

0

R2

1

1

P6

P6

M1

Y1

Y1

M1

1

1

1

R1

R3

R1

P5

P5

M0

Y0

Y0

M0

F

C

Z

R0

R2

R0

P4

P4

Примечание: - код на входах ; - содержимое i-разряда RCA; содержимое i-разряда RGP; - код на входах ; F, C, Z - содержимое триггеров F, C, Z; LD - сигнал на входе LD; X - произвольная кодировка ().

На рис. 4 приведена адресация ячеек ПЗУ при исполнении различных микрокоманд. Черным цветом закрашены ячейки, адреса которых могут быть образованы в ходе исполнения различных микрокоманд. Все адресуемое пространство представляется совокупностью из 32 строк (C0-C31) и 16 колонок (K0-K15). Все иллюстрируемые микрокоманды можно разбить на три группы:

  1. безусловных переходов (JCC, JZR, JCR, JCE);
  2. условных переходов по флагам F, C, Z (JFL, JCF, JZF);
  3. условных переходов по командам (JPP, JLL, JRL, JPX). К последней группе следует отнести и микрокоманду LDM, осуществляющую анализ всего байта команды и обычно используемую для входа в начальную ячейку микропрограммы.
Рис. 4. Адресация ячеек ПЗУ

На выходах MIA(8-0) нуль кодируется высоким потенциалом, поэтому адрес ячейки C0, KO представляется так: 11111 1111, поэтому для реализации прерываний рекомендуется использовать микрокоманду JZR - переход в нулевую строку. Если по этой микрокоманде осуществляется переход к колонке 15, то на выходе ISE устанавливается активное состояние (высокий потенциал). Обычно сигнал с выхода ISE подается на вход ISE блока приоритетов прерываний К589ИК14, который в случае наличия активного запроса отвечает в следующем такте низким потенциалом на выходе IA, подключаемым обычно ко входу ERA БМУ, что блокирует в следующем за микрокомандой JZR такте выдачу адреса строки и на выходах MIA(8-4) устанавливается код 11111, на который на открытом коллекторе может быть наложен адрес вектора прерывания.

При выполнении микрокоманды LDM содержимое поля MT(6-0) игнорируется в PLA для образования микрокоманды, но не игнорируются операции по записи данных в RGP и выдаче информации на шину PR(2-0) в микрокомандах JCE и JPX соответственно, а также выдача строба прерывания в микрокоманде JZR.

В табл. 8 приведена система микрокоманд логики флагов БМУ - механизма, с помощью которого осуществляется выполнение операций условных переходов по внешним признакам. Микрокоманда на входах FC3, FC2 определяет выдачу информации на выводе F0, а микрокоманда на входах FC1, FC0 - операции по записи условий в триггеры C и Z. Триггер F является "защелкой" и запоминает информацию со входа F1 по низкому потенциалу на входе CLK.

Блок приоритетов прерываний К589ИК14 (К585ИК14)

БИС БПП предназначена для обработки приоритетов поступающих запросов прерываний, синхронизации моментов начала их обработки и формирование кодированного вектора прерывания. Микросхема обеспечивает возможность наращивания числа входов прерываний с кратностью 8 шт. до необходимого их числа.

Структура БПП представлена на рис. 5, а. В его состав входят:

  1. 8-разрядный регистр запросов приоритетов (RGR, триггер типа "защелка");
  2. 8-разрядный шифратор приоритетов (CD);
  3. компаратор приоритетов (CMP), вырабатывающий сигнал высокого потенциала при (CD)>(RGS);
  4. триггер фиксации запроса прерывания и триггер запрета прерывания (T1, T2);
  5. регистр приоритета текущей программы (RGS).
Рис. 5. Структура БПП

Описание выводов БПП дано в табл. 9. По входам DR(7-0) в БИС поступают запросы прерываний, фиксирующиеся в RGR. В конце выполнения каждой команды процессора БПП стробируется по входу ISE от БМУ К589ИК01. Если код номера активного запроса больше кода приоритета текущей программы, хранящегося в RGS, но на входе IA формируется сигнал, подтверждающий прерывание, который держится в течение одного периода следования частоты CLK. При этом триггер T2 устанавливается в состояние, блокирующее на время чтения вектора запись новых запросов в RGR. Чтение вектора прерывания осуществляется на шине DA(2-0) при образовании сигнала и наличии хотя бы одного активного запроса в RGR. Разблокировка RGR происходит пр записи в RGS коде нового приоритета по сигналу ECS.

Таблица №9. Описание выводов БИС БПП К589(585)ИК14.
Обозначение вывода Номер контакта Назначение вывода
DR(7-0) 22; 21; 20; 19; 18; 17; 16; 15 Выходы запросов прерываний (активен низкий уровень)
DA(2-0) 10; 9; 8 Выходы кода вектора прерывания
DB(2-0) 3; 21 Входы кода уровня текущего приоритета
SGS 4 Вход выборки уровня приоритета
ECS 23 >> разрешения записи
ELR 11 >> разрешения считывания кода прерывания
ETLG 13 >> разрешения данной группы прерываний
ENLG 14 Выход разрешения следующей группы прерываний
ISE 7 Вход строба разрешения прерывания
IA 5 Выход запроса прерывания
CLK 6 Вход синхронизации
UCC 24 Напряжение питания (+5 В)
GND 12 Напряжение питания (0 В)

При наличии в RGR запроса нулевого уровня приоритета (DR0) в компараторе (CMP) не вырабатывается согнал наличия активного запроса даже при записи в RGS приоритета "нуль" [DB(2-0)=111], поэтому в БИС имеется вход разрешения выборки уровня приоритета (SGS), позволяющий выдать запрос прерывания при этой ситуации.

Временная диаграмма синхронизации БПП приведена на рис. 5, б. Ниже приведены значения временных параметров БИС К589ИК14 при номинальном напряжении питания и температуре :

Время цикла , нс . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

>> импульса , нс . . . . . . . . . . . . . . . . . . . . . . . . .
>> сигнала прерывания , нс . . . . . . . . . . . . . . . .
>> задержки распространения сигналов, нс:
от входов записи . . . . . . . . . . . . . . . . . . . . . . . . . . .
от входа CLK , нс . . . . . . . . . . . . . . . . . . . . . . . . .

Время предустановки сигналов на входах, нс:

разрешения группы , нс . . . . . . . . . . . . . . . . . . .
>> прерывания , нс . . . . . . . . . . . . . . . . . . . .
текущего приоритета , нс . . . . . . . . . . . . . . . . . .

Время удержания сигналов на входах, нс:

разрешения группы , нс . . . . . . . . . . . . . . . . . . .
>> прерывания , нс . . . . . . . . . . . . . . . . . . . .
текущего приоритета , нс . . . . . . . . . . . . . . . . . .

При использовании БПП следует иметь ввиду, что БИС не содержит встроенного конвейерного регистра микрокоманд, поэтому выход ПЗУ следует снабжать таким регистром или строить временную диаграмму синхронизации БИС с учетом его отсутствия.

Два наиболее распространенных способа подключения БПП к БМУ приведены на рис. 6, а, б.

Рис. 6. Способы подключения БПП к БМУ

В первом случае БПП стробируется сигналом с выхода ISE БИС БМУ и сигналом активного запроса () блокирует выдачу адреса строки, во втором - вход ISE БПП подключен к выходу специального разряда ПЗУ микрокоманд, а сигналом блокируется прохождение в БМУ одного из разрядов микрокоманды (MI0). Различие способов заключается в основном в том, что первый предполагает осуществление прерываний через ячейку "нуль" после выполнения БМУ микрокоманды JZR, а второй из них не связан с такими ограничениями.

Архитектура БПП допускает наращивание числа входов запросов прерывания за счет объединения БИС по выводам ETLG, ENLG группами по восемь входов. На рис. 6, в приведена схема объединения девяти БПП для организации 64-входовой схемы обработки запросов прерываний. При объединении приоритеты входов выстраиваются в порядке убывания от первой к восьмой БИС. Девятая БИС формирует старшие разряды кода вектора прерывания на основе сигналов ENLG.

Многорежимный буферный регистр К589ИР12 (К585ИР12)

МБР предназначена для буферизации данных, временного и электрического согласования параллельных шин, выполнения функций прерывающих каналов ввода/вывода информации.

Структура БИС представлена на рис. 7, а. В ее состав входят: триггер запроса прерывания (T), 8-разрядный параллельный регистр (RG); выходной буфер данных; логические схемы для выработки сигналов управления.

Рис. 7. Структура БИС

Описание выводов МБР приведено в табл. 10. Запись данных в RG из шины DI(7-0) происходит положительным потенциалом на входе C, описываемым выражением .

Чтение информации в шину D0(7-0) производиться высоким потенциалом сигнала . Сигнал запроса прерывания вырабатывается низким потенциалом при комбинации сигналов , где - данные на прямом плече триггера T.

Установка триггера производится по низкому потенциалу асинхронно при комбинации сигналов . Сброс триггера производиться отрицательным фронтом сигнала на входе STB.

Таблица №10. Описание выводов БИС МБР К589(585)ИР12.
Обозначение вывода Номер контакта Назначение вывода
DI(7-0) 22; 20; 18; 16; 9; 7; 5; 3 8-разрядная параллельная входная шина данных
DO(7-0) 21; 19; 17; 15; 10; 8; 6; 4 8-разрядная параллельная выходная шина данных
STB 11 Вход строба
MD 2 Вход выбора режима
CS1, CS2 1; 13 Входы выбора кристалла
CLR 14 Вход установки нуля
INT 23 Выход запроса прерывания
UCC 24 Напряжение питания (+5 В)
GND 12 Напряжение питания (0 В)

Временная диаграмма синхронизации МБР приведена на рис. 7, б. Ниже приведены значения основных временных параметров (нс) БИС К589ИР12 при номинальном напряжении питания и окружающей температуре ;в скобках указано время (нс) дли БИС К585ИР12 в диапазоне рабочих температур от до :

Время импульса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время записи информации . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

>> предустановки данных . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
>> удержания данных . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
>> стирания данных . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
>> включения/выключения шины данных . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время включения запроса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

>> выключения запроса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

При использовании МБР следует иметь в виду, что БИС не имеет встроенного конвейерного регистра микрокоманд.

Шинный формирователь К589АП16 (К585АП16) и шинный формирователь с инверсией К589АП26 (К585АП26)

Микросхемы предназначены для согласования параллельных шин .

Структура ШФ и ШФИ представлена на рис. 8, а, б, описание выводов БИС приведено в табл. 11.

Рис. 8. Структура ШФ и ШФИ
Таблица №11. Описание выводов БИС ШФ и ШФИ К589(585)АП16, К589(585)АП26.
Обозначение вывода Номер контакта Назначение вывода
DI(3-0) 4; 7; 9; 12 Параллельная 4-разрядная входная шина данных
DO(3-0) 3; 6; 10; 13 Параллельная 4-разрядная выходная шина данных
DB*(3-0) 2; 5; 11; 14 Параллельная 4-разрядная двунаправленная шина данных
DCE 15 Вход управления выдачей информации
CS 1 Вход выборки кристалла
UCC 16 Напряжение питания (+5 В)
GND 8 Напряжение питания (0 В)
Примечание: DB(3-0) для БИС ШФИ К589(585)АП26 - инверсия

В табл. 12 приведена система микрокоманд ИС.

Таблица №12. Система микрокоманд ШФ и ШФИ К589(585)АП16, К589(585)АП26.
Код на входах Операция в ИС Выходы, находящиеся в выключенном состоянии
CS DCE
1

0

0

X

0

1

NOP

(DB): = (DI)

(DO): = (DB)

DB, DO

DO

DB

Примечание: Шины DB и DO имеют трехустойчивые выходные каскады; при их выключении информация от других источников может проходить в шину.

На рис. 8, в приведена временная диаграмма работы ИС, Ниже приведены значения основных временных параметров (нс);в скобках указаны значения параметров (нс) для ИС К585АП16, К585АП26 в диапазоне рабочих температур от до :

Время распространения информации:

>> КП589АП16 (). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
>> КП589АП26 (). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время включения:

>> КП589АП16 (). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
>> КП589АП26 (). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Время выключения:

>> КП589АП16 (). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
>> КП589АП26 (). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

ШФ и ШФИ не имеют встроенных конвейерных регистров микрокоманд.

Ниже представлены условные графические обозначения К589АП16 и К589ПА26.

Рис. 9. К589АП16(26)

Универсальный контроллер синхронизации К589ХЛ4 (К585ХЛ4)

УКС предназначен для организации блоков синхронизации микроЭВМ и специализированных контроллеров с частотой тактирования до 20 МГц. Выполняет деление частоты с программируемым коэффициентом, формирование дискретной задержки следования импульсов, формирование переменной пачки импульсов и импульсов переменной длительности.

Структура УКС приведена на рис. 9. В состав БИС входят: схема установки коэффициента пересчета (CU); 4-разрядный счетчик CT; генератор одиночных импульсов (G1); формирователь импульсов стандартной длительности (G2); генератор сигнала переноса (COG); формирователь импульсов переменной частоты (DIV); формирователь переменной пачки импульсов (FSI).

Рис. 10. Структура УКС
Рис. 11. К589ХЛ4

Описание выводов УКС приведено в табл. 13. Микросхема работает в четырех режимах, определенных распайкой внешних выводов:

  1. деление частоты;
  2. формирования длительности импульса;
  3. формирования пачки импульсов;
  4. дискретной задержки импульсов.
Таблица №13. Описание выводов УКС К589(585)ХЛ4.
Обозначение вывода Номер контакта Назначение вывода
D(3-0) 11; 12; 13; 14 Входы предустановки информации
C(1-3) 3; 1; 15 Входы предустановки синхронизации
CI 5 Вход переноса; используется для наращивания числа генерируемых синхросерий
CO 10 Выход переноса; используется для наращивания числа генерируемых синхросерий
B 6 Выход формирователя длительности
A 7 Выход формирователя пачки импульсов
EW 4 Вход разрешения записи
V 2 Вход формирователя, длительности импульсов
F 9 Выход делителя частоты
UCC 16 Напряжение питания (+5 В)
GND 8 Напряжение питания (0 В)

При необходимости несколько микросхем УКС могут объединяться для создания устройств синхронизации, генерирующих несколько синхросерий или имеющих большой коэффициент программирования.

В режиме деления УКС на CO генерирует синхросерию с частотой, в m раз меньшей исходной (CI), для этого на входы D(3-0) необходимо подать , где n - разрядность устройства синхронизации, собранного на нескольких УКС. При использовании одной БИС .

В режиме формирования длительности импульса (выход B соединен с V) схемой на выходе CO формируется положительный импульс длительностью на основе импульсов , поступающих на вход CI. На входы D(3-0) для этого необходимо подать число , где f - частота исходной синхросерии. При n=1 .

В режиме формирования пачки импульсов (выход B соединен с V) схемой на выходе CO формируется пачка из m импульсов. На входы D(3-0) для этого необходимо подать код . При n=1 .

В режиме дискретной задержки (выход B соединен с V) микросхема задерживает импульс на выходе CO на время относительно прихода сигнала начальной установки, кратное заданному числу импульсов исходной последовательности с длительностью и частотой f. На входах D(3-0) необходимо установить код . При n=1 .

Основные электрические и эксплуатационные параметры БИС серии К589 (К585)

Микросхемы серий К589 (К585) разработаны на основе ТТЛШ-технологии и предназначены для использования в составе систем средней производительности. Все БИС прямо сопрягаются со стандартными ТТЛ-схемами. Значения основных электрических и эксплуатационных параметров приведены в табл. 14.

Таблица №14. Основные электрические параметры БИС серии К589(585).
Параметр Условия измерения Значение
min type max
Напряжение питания , В:

К589

К585

Входное напряжение, В:

логического нуля
логической единицы

Выходное напряжение, В:

логического нуля
логической единицы

Допустимое напряжение на входах , В:

К589

К585

Диапазон рабочих температур  :

К589

К585

-

-




-

-


-

-

4,75

4,5


0

2,0


0

2,4


-1,0

-1,5


-10

-60

5

5


-

-


-

-


-

-


+25

+25

5,25

5,5


0,8


0,4


5,25

5,5


+70

+125

На рис. 10 приведены схемы входных и выходных каскадов БИС серии К589 (К585), в табл. 15 приведены основные характеристики входных и выходных каскадов некоторых распространенных БИС.

Рис. 12. Схемы входных и выходных каскадов БИС
Таблица №15. Входные и выходные каскады БИС серии К589(585).
Обозначение Тип каскада , мА/мкА , мА/В Обозначение Тип каскада , мА/мкА , мА/В
ЦПЭ К589ИК02
DA(1, 0)

DO(1, 0)

DI(1, 0)

DB(1, 0)

DK(1, 0)

CLK

O2

02

I4

I3

I1

I1

-

-

-1,5/60

-1,5/60

-0,25/40

-0,25/40

10/0,5

10/0,5

-

-

-

-

MI(6-0)

OEA, OED

CI

CO, RO

P, G

RI

I1

I1

I2

O2

O3

I2

-0,25/40

-0,25/40

-4,0/180

-

-

-1,5/60

-

-

-

10/0,5

10/0,5

-

БУП К589ИК03
C(7-1)

C8

EC8, CO

O4

O1

I1

-

-

-0,25/40

4/0,5

4/0,5

-

C7, P(5-0)

G(6-0)

P7, P6

I1

I1

I1

-0,5/100

-1,5/100

-0,25/100

-

-

-

БМУ К589ИК01
DP(7-0)

LD, FI, ERA

OE

CLK

ISE

I1

I1

I1

I1

O3

-0,25/40

-0,25/40

-0,50/80

-0,75/120

-

-

-

-

-

10/0,5

FC(3-0)

MI(6-0)

PR(2-0)

MIA(8-0)

FO

I1

I1

O2

O2

O2

-0,25/40

-0,25/40

-

-

-

-

-

10/0,5

10/0,5

10/0,5

МБР К589ИР12
DI(7-0)

CSI

MD

I5

I5

I5

-0,25/10

-1,0/40

-0,75/30

-

-

-

DO(7-0)

INT

STB, CLR, CS2

O6

O5

I5

-

-

-0,25/10

15/0,5

15/0,5

-

БПП К589ИК14
DR(7-0)

SGS, ECS

ELR, ISE, CLK

DB(2-0)

I6

I6

I6

I6

-0,25/40

-0,25/40

-0,25/40

-0,25/40

-

-

-

-

ETLG

DA(2-0)

ENLG

IA

I6

O7

O3

O7

-0,5/80

-

-

-

-

15/0,5

15/0,5

15/0,5

ШФ К589АП16
DI(3-0)

DB(3-0)

I7

I9

-0,25/40

-0,25/40

-

50/0,7

DO(3-0)

DCE, CS

O8

I7

-

-0,5/80

15/0,5

-

ШФИ К589АП26
DI(3-0)

DB(3-0)

I8

I9

-0,25/40

-0,25/40

-

50/0,7

DO(3-0)

DCE, CS

O8

I7

-

-0,5/80

15/0,5

-

УКС К589ХЛ4
D(3-0)

C(3-1)

V, EW, CI

I1

I1

I1

-0,25/40

-0,25/40

-0,25/40

-

-

-

C0

A, B


O2

O2


-

-


10/0,5

10/0,5


Основные принципы применения БИС серии К589 (К585)

Рассмотрим особенности применения БИС на примере специализированного 16-разрядного контроллера, структура которого показана на рис. 11. В его состав входят:

  1. восемь ЦПЭ К589ИК02;
  2. блок ускоренного переноса К589ИК03;
  3. двенадцать шинных формирователей К589АП16 (или К589АП26);
  4. блок микропрограммного управления К589ИК01;
  5. набор БИС ПЗУ микрокоманд (ROM) с организацией 512х48 (обычно в БИС К556РТ5);
  6. блок приоритетных прерываний К589ИК14;
  7. универсальный контроллер синхронизации К589ХЛ4;
  8. набор ИС и СИС, на которых реализованы мультиплексоры (MUX), конвейерный регистр (RGMI), регистр состояний (RS), генератор синхронизации и т. д.
Рис. 13. Специализированный 16-разрядный контроллер

Общее число микросхем в процессоре - 70-80 шт. Потребление энергии Микросхемами процессора составляет около 25 ВА, кроме того, на внутренних шинах контроллера рассеивается около 5 ВА, а на внешних шинах при токе нагрузки в 50 мА - до 10 ВА. Время цикла контроллера составляет около 200 нс; при отсутствии конвейерного регистра оно возрастает приблизительно на 80 нс. Ниже приведены значения основных параметров универсального контроллера синхронизации.

Длина слова n, бит. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Объем адресуемой памяти V, слов. . . . . . . . . . . . . . . . . . . . . . 64К

Производительность W, тыс. оп/с. . . . . . . . . . . . . . . . . . . . . . . 500-700

Потребляемая мощность P, ВА. . . . . . . . . . . . . . . . . . . . . . . . . 30-50

Число условных плат m, шт. . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

Габаритные размеры плат S, см. . . . . . . . . . . . . . . . . . . . . . . . . 17х20

Время обращения t к ОЗУ, нс. . . . . . . . . . . . . . . . . . . . . . . . . . 200

Контроллер прямо согласуется с ТТЛ-схемами и работает от одного источника питания.

Список литературы

  1. Аналоговые и цифровые интегральные микросхемы. Проектирование РЭА на интегральных микросхемах: Справ. пособие. 2-е изд. , перераб. и доп. /Под ред. С. В. Якубовского, М. :Радио и связь, 1984, 432 с.
  2. Васенков А. А. Микропроцессоры//Электрон. пром-сть. 1978, №5, С. 7-9
  3. Микропроцессорный комплект БИС ТТЛ с диодами Шоттки серии К589 / А. И. Берзенко, Л. Н. Корягин, П. Р. Назарьян, Б. В. Орлов //Электрн. пром-сть. 1978, №5, С. 20-22
  4. Микропроцессорные комплекты интегральных схем. Состав и структура: Справочник /В. С. Борисов, А. А. Васенков, Б. М. Малашевич и др. ; Под ред. А. А. Васенкова, В. А. Шахнова. М. :Радио и связь, 1982, 192 с.
  5. МикроЭВМ на микропроццессорном наборе серии К589 /А. И. Березенко, В. И. Березин, С. Екалинин, Л. Н. Корягин //Электрн. пром-сть. 1978, №6, С. 49-55
  6. Некрасов Л. Т. , Никонов Ю. П. , Плешаков В. А. Микропроцессоры к микроЭВМ в АСУТП //Электрн. пром-сть. 1979, №6, С. 16-18

Немного обобщения

В состав серии микропроцессорного комплекта входят микросхемы:

  • К589ИК02 - центральный процессорный элемент (ЦПЭ);
  • К589ИК03 - схема ускоренного переноса (СУП);
  • К589ИК01 - блок микропрограммного управления (БМУ);
  • К589ИК14 - блок приоритетного прерывания (БПП);
  • К589ИР12 - многорежимный буферный регистр (МБР);
  • К589АП16 - шинный формирователь (ШФ);
  • К589АП26 - шинный формирователь с инверсией (ШФИ);
  • К589ХЛ4 - многофункциональное синхронизирующие устройство (МСУ).