К1804ВС1

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 18:35, 21 июня 2016.
К1804ВС1

Микропроцессорная секция К1804ВС1 предназначена для построения процессоров с длиной слова, кратной четырем. Она рассчитана на микропрограммное управление, имеет двухвходовое АЛУ, двухпортовую регистровую память 16x4, рабочий регистр Q, тристабильную выходную шину и две пары двунаправленных тристабильных линий сдвига.

Структурная схема

Рис.1. Структурная схема К1804ВС1

Структурная схема секции показана на рис.1. Арифметическо-логическое устройство выполняет восемь арифметических и логических операций над двумя операндами, подаваемыми на входы и через селектор источников данных, и формирует четыре признака результата: перенос из старшего разряда - «переполнение , знак и признак нулевого результата . Источниками данных (операндов) могут быть: входная шина данных, содержимое одного или двух внутренних регистров, содержимое регистра или нулевая константа. Выбор операндов и требуемой операции АЛУ производится с помощью разрядов микрокоманд и соответственно. Источники операндов и перечень операций АЛУ приведены в табл.1 ( — вход переноса). Результат операций выдается на выходную шину данных через селектор данных, управляемый разрядами микрокоманды (табл.2).


Источники операндов и перечень операций АЛУ

Таблица №1.
Источники oпepaндов АЛУ Перечень операций АЛУ
Микрокоманда Источники Микрокоманда Функция АЛУ
I2 I1 I0 R S I5 I4 I3
0 0 0 A Q 0 0 0
0 0 1 A B 0 0 1
0 1 0 0 Q 0 1 0
0 1 1 O B 0 1 1
1 0 0 O A 1 0 0
1 0 1 D A 1 0 1
1 1 0 D Q 1 1 0
1 1 1 D O 1 1 1


Результат операций

Таблица №2.
Микрокоманда Функция памяти Функция регистра Q ВыходY Сдвигатель АЛУ Сдвигатель Q
I8 I7 I6 Сдвиг Загрузка Сдвиг Загрузка PR3 PR0 PR3 PR0
0 0 0 Нет Нет Нет F→Q F x x x x
0 0 1 Нет Нет Нет Нет F x x x x
0 1 0 Нет F → В Нет Нет A x x x x
0 1 1 Нет F → В Нет Нет F x x x x
1 0 0 Вправо F/2→ В Вправо Q/2→Q F Вхз F0 Вхз Q0
1 0 1 Вправо F/2→ В Нет Нет F Вхз F0 x Q0
1 1 0 Влево 2F → В Влево 2Q→Q F F3 Bx0 Q3 Bx0
1 1 1 Влево 2F →• В Нет Нет F F3 Bx0 Q3 x

Здесь "х" обозначает неопределенное состояние. Для шины подразумевается, что сигнал разрешения выхода равен нулю. Сигналы () и входы () переносов АЛУ обеспечивают возможность комплектования БИС в блоки с разрядностью, кратной четырем. Ускоренный перенос при комплектовании БИС организуется при помощи внешних схем с использованием сигналов и . Блок внутренней памяти содержит 16 четырехразрядных регистров и имеет два независимых знала адресации — шины адреса регистра внутренней памяти и внутренней памяти . Причем запись в регистры возможна только при адресации по шине В. Информация поступает в регистры с выхода АЛУ через сдвигатель данных, который обеспечивает три режима записи: без сдвига, со сдвигом на один разряд влево и со сдвигом на один разряд вправо. При выполнении операции сдвига в сдвигателе данных формируется сигнал переноса или . Информация с выхода АЛУ может быть записана и в дополнительный рабочий регистр . Содержимое регистра можно также сдвинуть на один разряд влево или вправо.

Обозначение и нумерация выводов БИС К1804ВС1

Рис. 2. Обозначение и нумерация выводов БИС К1804ВС1

На рис.2 приведены обозначение и нумерация выводов БИС К1804ВС1. Назначение выводов микросхемы показано в табл. 3.

Назначение выводов микросхемы

Таблица №3.
Вывод Назначение
Входные линии адресов регистров внутренней памяти А и В
Входные линии микрокоманды, определяющей действия секции в текущем микроцикле
Входные линии данных от внешних источников
Выходная шина секции
Сигнал разрешения выхода. При высоком уровне буферы выходной шины находятся в высоко-импедансном состоянии, а при низком —выводят содержимое выходной шины АЛУ или регистра А
Вход тактирующего сигнала
Вход переноса АЛУ
Выход переноса АЛУ, используется только в случае последовательного переноса, при организации ускоренного переноса не используется
Выходной сигнал переполнения АЛУ
Значение старшего бита результата АЛУ. В дополнительном коде совпадает со знаком
Выходной сигнал о получении нулевого результата АЛУ (F - 0). Выход типа "открытый коллектор"
Выходы распространения и генерирования переноса, предназначенные для схем ускоренного переноса
Двунаправленные тристабильные линии сдвигателя на выходе АЛУ (или на входе пямяти)
Двунаправленные тристабильные линии сдвигателя регистра

Cхема ускоренного переноса

Для каскадирования секций микросхем К1804ВС1 в 16-разрядный процессор (рис. 3) применяется схема ускоренного переноса 1804ВР1, изображенная на рис. 4.

Рис. 3. Каскадирование секций микросхем К1804ВС1 в 16-разрядный процессор
Рис. 4. Схема ускоренного переноса

Обычно сигналы подаются параллельно во все секции, а большинство сигналов состояний берется из старшей серии.

Блоки микропроцессороной секции

Микропроцессорная секция К1804ВС1 может быть разделена на четыре блока: блок внутренней памяти, блок рабочего регистра , блок АЛУ и блок управления. Рассмотрим их построение и функционирование.

Блок внутренней памяти включает в себя регистровое запоминающее устройство, содержащее 16 четырехразрядных регистров. Адреса регистров представляются 4-разрядными кодовыми комбинациями. Два адресных входа и регистрового запоминающего устройства, на которые информация поступает из микрокоманды, определяют адреса любой пары регистров, содержимое которых принимается регистрами и . Далее эти регистры служат источниками операндов, над которыми выполняются операции.

Регистровое запоминающее устройство

Запись в регистровое запоминающее устройство (ЗУ) в каждом тактовом периоде может производиться лишь в один из регистров, адрес которого задается шиной . Записываемые данные при этом подаются с выхода АЛУ через сдвигатель данных. Они могут передаваться без сдвига либо со сдвигом на один разряд влево или вправо. Таким образом, за один тактовый период из регистрового ЗУ может быть выдано содержимое двух регистров; над ними в АЛУ выполнена некоторая операция, и полученный результат может быть сдвинут вправо или влево и вновь записан в регистр регистрового ЗУ. Выводы и в зависимости от направления сдвига служат входом или выходом, через которые производятся запись значения в освобождающийся при сдвиге разряд и выдача содержимого выдвигаемого разряда.

Чтение из регистров регистрового ЗУ, адресуемых шинами и , происходит при высоком уровне тактового сигнала. Его вход отключен и не реагирует на поступающую информацию. При низком уровне тактового сигнала входы регистров А и В отключаются и регистры хранят принятую информацию. При этом в регистровое ЗУ производится запись информации через сдвигатель данных по адресу .

Таким образом, чтение, и запись информации в регистровом ЗУ разнесены во времени.

Блок рабочего регистра Q

Блок рабочего регистра содержит одиночный 4-разрядный регистр , построенный на триггерах -типа. Содержимое регистра постоянно передастся в АЛУ. Запись в регистр может производиться на положительном фронте тактовых импульсов. Данные на вход регистра передаются через узел сдвигателя регистра , который передает записываемые в регистр данные без сдвига либо со сдвигом влево или вправо на один разряд. На вход регистра может передаваться результат операции с выхода АЛУ или содержимое самого регистра . Последнее обеспечивает возможность выполнения сдвига содержимого регистра , производимого параллельно с операцией в АЛУ.

Блок АЛУ

Блок АЛУ включает в себя АЛУ, которое имеет два 4-разрядных входа и . Данные на эти входы поступают с выхода селектора источников данных. Кроме этих входов АЛУ имеет вход для подачи переноса .

На вход АЛУ селектор источников данных коммутирует выход регистра или внешнюю шину данных либо передает на этот вход нулевое значение. На вход селектор источников данных коммутирует или выход регистра , или выход регистра , или выход регистра , или нулевое значение.

Результат операции с выхода АЛУ подается на сдвигатель данных, регистр и селектор выходных данных. Последний коммутирует в выходную шину данных содержимое регистра или выход АЛУ. Он построен на элементах с тремя состояниями и управляется сигналом .

Блок управления

Блок управления предназначен для преобразования содержимого кода операции микрокоманды в систему управляющих сигналов, под действием которых в узлах микросхемы выполняются микрооперации.

Таким образом, для управления рассмотренными процессами требуется микрокоманда, типичный формат которой имеет вид, приведенный на рис. 5, а микроцикл изображен на рис. 6.

Рис. 5
Рис. 6

Ссылки

  1. http://etu9372.narod.ru/files/k1804.doc
  2. http://studopedia.org/3-5776.html