СБИС 1879ВМ3

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 18:03, 2 мая 2016.
Инструментальная плата СНК 1879ВМ3

СБИС 1879ВМ3 — быстродействующий программируемый контроллер со встроенными аналого-цифровыми (АЦП) и цифро-аналоговыми (ЦАП) преобразователями. Микросхема предназначена для предварительной обработки широкополосных аналоговых сигналов, формирования потока данных для вторичной обработки цифровым процессором сигналов (ЦПС), восстановления аналогового сигнала после вторичной обработки. В качестве ЦПС предпочтительно использование процессоров Л1879ВМ1 или 1879ВМ2 - эти микросхемы имеют совместимый цифровой интерфейс.

Микросхема 1879ВМ3 представляет собой быстродействующий программируемый сигнальный контроллер. В микросхеме использует принцип квантования амплитуды сигнала с последующей упаковкой восьми квадратурных отсчетов в 128-битовое слово и запоминание его в памяти данных. Основными функциями сигнального программируемого контроллера является:

  • оцифровка, запись и хранение в памяти цифровой копии сигнала;
  • восстановление сигнала из хранящейся в памяти цифровой копии сигнала;
  • осуществление вычислений, в соответствии с заданными законами модуляции;
  • управление работой устройства цифрового запоминания частоты в соответствии с программой, заранее размещенной в памяти команд контроллера и обеспечивающей требуемый алгоритм работы устройства.


Архитектура СНК 1879ВМ3 и основные особенности

Микросхема работает от внешнего синусоидального источника синхросигнала с частотой 600 МГц (CLKIN). Блок синхронизации формирует 300-МГц синхросигналы для управления АЦП и ЦАП и 150-МГц сигналы для управления цифровой частью микросхемы. Внешняя шина интерфейса внешней памяти (ИВП) тактируется внутренним или внешним независимым синхросигналом SCLK_IN частотой до 125 МГц. СНК 1879ВМ3 является проблемно-ориентированной микросхемой, и создавалась в первую очередь для цифровой обработки и синтеза аналоговых квадратурных сигналов. Соответственно аппаратное и программное обеспечение оптимизировано под эти задачи. Ниже приведены структурная схема и краткие описания основных процедур, реализуемых СНК.

Структурная схема СБИС1879ВМ3

Процедура Signal Store предусматривает дискретизацию двух квадратурных сигналов (I и Q). Максимальная частота каждого сигнала составляет 300 МГц, минимальная длительность сигнала – 26,66 нс (2 кадра или 4 такта работы цифровой части микросхемы), в течение которых производится 8 выборок АЦП по каждому из каналов I и Q. Максимальная длительность записываемого входного аналогового сигнала не более 654,7 мкс. Запуск и останов процедуры происходят как программно, так и аппаратно по одному из внешних событий, выбор которого осуществляется программными средствами. Базовой процедуре Signal Store сопутствует ряд дополнительных функций, предназначенных для ее запуска и останова, а также для анализа входного сигнала.

Наименование функции Выполняемое действие
Детектирование входного сигнала. Определяет два внешних события – моменты начала и окончания входного сигнала, – которые могут применяться для аппаратного запуска и останова базовых процедур и для прерывания программного режима работы. Порог срабатывания детектора выбирается из ряда 16, 32, 64 и 128 мВ
Цифровая фильтрация входного сигнала. Фильтрация входного сигнала
Определение момента совпадения I и Q – составляющих. Выявляет повторяющиеся фрагменты входных сигналов с точностью до одного кадра (13,33 нс). Точность компаратора квадратурных составляющих задается программно из ряда 16, 32, 64 или 128 мВ. Позволяет запоминать только повторяющиеся фрагмент
PEAK – величина максимальной мощности входного сигнала.

– значения квадратурных составляющих j-й выборки i-го полуфрейма входного сигнала. Аппаратно определяет максимальное для текущего сигнала значение суммы модулей всех оцифрованных выборок, сделанных в течение одного полуфрейма (6,66 нс)

Фиксация и запись в память информации о входном сигнале. Сохраняет служебную информацию о входном сигнале, такую как моменты начала и окончания сигнала, моменты первого и последнего совпадения квадратурных составляющих, число таких совпадений (0, 1, 2 или более 2), максимальная мощность сигнала, частота оцифровки и т.д

Процедура Observe в целом аналогична процедуре Signal Store. Отличие заключается в том, что запись оцифрованных значений входного сигнала не производится, но при каждом останове процедуры Observe содержимое регистров описания входного сигнала переписывается (аппаратно) во внутреннюю память 1879ВМ3. Причем для этой процедуры максимальная длительность входного аналогового сигнала – 111,7 мс.

Процедура Recall позволяет оцифровывать входные сигналы (без записи в память), формировать выходные сигналы, а также производить их арифметическую обработку. Для этого предназначены четыре разновидности данной процедуры – Doppler Recall, Direct Recall, Noise Recall и Gain Recall, различающиеся только видом математической операции и источником цифровых данных для выходного сигнала. После запуска любой из этих процедур входные аналоговые сигналы AII и AQI преобразуются в последовательность 6-разрядных кодов II и QI. Из них и/или из считанных из памяти значений ранее оцифрованных сигналов IR и QR формируются соответствующие отсчеты выходного сигнала IO и QO с их последующим цифро-аналоговым преобразованием.

Все процедуры Recall выполняются в реальном масштабе времени. Запуск и останов любой из них осуществляется либо программно, либо аппаратно по одному из программно заданных внешних событий. Кроме того, возможна программно задаваемая задержка выдачи выходного сигнала относительно какого-либо внешнего события.

Наименование процедуры Выполняемое преобразование
Direct Recall ; , где — 16-ти разрядное значение программно задаваемого сдвига (доплеровского) частоты входного сигнала (от -293 до +293 кГц с шагом 8,94 Гц), t — значение 24-разрядного счетчика реального времени, тактируемого частотой 150 МГц.
Doppler Recall Сдвиг частоты и фазы сигнала аналогично Direct Recall, однако в качестве входных сигналов используются значения IR и QR, ранее записанные в память.
Noise Recall Зашумление выходного сигнала по формуле ; ; где и — программно задаваемые 8-разрядные коэффициенты зашумления, n - одноразрядный выход генератора случайных чисел. Частота переключения генератора случайных чисел программируется в диапазоне от 146 кГц до 150 МГц.
Gain Recall Сложение входного сигнала с эталоном — формирует значения выходного сигнала как , , где и — программно задаваемые 8-ми разрядные коэффициенты усиления входного сигнала и эталонного сигнала соответственно.

Процедура Processing Store служит для записи в память результатов процедуры Recall (наборов отсчетов IO и QO). Соответственно и запускаться Processing Store может только совместно с процедурой Recall. Одновременно с Recall может быть запущена и процедура Signal Store.

Отметим, что одновременно может выполняться до восьми процедур Recall различного типа, поэтому возможно запустить новую процедуру Recall, не дожидаясь завершения текущей процедуры. Причем каждая такая процедура запускается со своим программно задаваемым приоритетом. Все активизированные процедуры Recall могут считывать выборки оцифрованного сигнала из различных областей памяти СБИС и использовать различные значения смещения частоты, а также коэффициентов усиления Gi и Go.

Выходные аналоговые сигналы формируют четыре 8-разрядных ЦАП (по два на каждый канал), производительность которых составляет 300 Мвыборок/с. Один из ЦАП в каждом канале преобразует нечетные выборки, другой – четные. Поэтому применение внешнего мультиплексора, переключаемого с частотой Fin = 600 МГц (по фронту изменения тактового сигнала 300 МГц), позволяет одновременно формировать аналоговые выходные сигналы I и Q с частотой до 300 МГц каждый. Максимальный выходной ток ЦАП равен 20 мА (шаг преобразования равен 78 мкА).

Аналоговый интерфейс

Как и в любой СНК, в микросхеме 1879ВМ3 часть вычислительных функций выполняется аппаратно, для этого предусмотрен набор функциональных устройств, объединенных в аналоговый интерфейс (на структурной схеме блоки выделены коричневым цветом). Помимо двух АЦП и четырех ЦАП, в него входят: делитель частоты, формирующий синхросигналы 300 и 150 МГц для ЦАП/АЦП и цифровой части ИС соответственно; генератор случайного шума; таймер реального времени (24-разрядный счетчик с частотой тактирования 150 МГц, позволяющий отсчитывать интервалы от 0 до 111,85 мс); арифметические устройства, а также набор управляющих и накопительных (промежуточных) регистров.

Данные с выхода АЦП и преобразовываются в дополнительный код, и поступают в 64-разрядный буфер входного сигнала ISB (в англоязычной транскрипции Input Signal Buffer). В конце каждого процессорного такта на выходах ISB формируется 64-разрядное слово, в котором упакованы по четыре отсчета сигнала в I- и Q-канале.


Формат слова упакованных выборок
63..56 55..48 47..40 39..32 31..24 23..16 15..7 7..0
I3 Q3 I2 Q2 I1 Q1 I0 Q0

Такой же регистр OSB (в англоязычной транскрипции – Output Signal Buffer) расположен на входах ЦАП – восемь записанных в него значений для I- и Q-канала преобразуются в аналоговые сигналы на выходах четырех ЦАП. Данные из регистра ISB при выполнении процедур Signal Store и Processing Store через промежуточные регистры могут быть переписаны в память СНК, причем если заданы частоты выборок, меньшие чем 600 МГц, то с помощью мультиплексоров на шину выдаются только четные выборки (300 МГц) или только отсчеты I0, Q0 (150 МГц).

Буфер RDB (в англоязычной транскрипции Recall Data Buffer) используется при выполнении процедур Recall – в него записываются данные из памяти (эталонный или выходной сигнал). Мультиплексор на входе RDB позволяет восстановить сигнал, если заданы частоты преобразования 300 и 150 МГц. Информация из RDB каждый такт поступает непосредственно в арифметические устройства и далее в выходной регистр OSB.

Арифметическое устройство содержит: умножитель, вычисляющий Δωt (значение Δω поступает из специального регистра, t – текущее значение счетчика реального времени); устройства SIN и COS, формирующие 8-разрядные значения sin(Δωt) и cos(Δωt). Результаты вычислений, а также данные из буфера выходного сигнала RDB поступают в четыре одинаковых арифметических устройства AU, выполняющих, в зависимости от типа процедуры Recall, операции умножения и сложения (вычитания).

В микросхеме имеется генератор псевдослучайного шума NG, использующий 24-разрядный сдвиговый регистр. Выход этого генератора является одним из операндов арифметического устройства.

Кроме перечисленных устройств, в состав аналогового интерфейса входят детекторы уровня входного сигнала совпадения Q- и I-составляющих входного сигнала, а также схема вычисления максимальной амплитуды сигнала.

Сигнальные каналы

В состав СНК 1879ВМ3 входит блок из восьми одинаковых сигнальных каналов (СК), благодаря чему одновременно выполняется несколько функций (например, семь процедур Recall и одна Signal Store). Наряду с выполнением основных процедур, реализуется обмен данными между внешними и внутренними запоминающими устройствами в режиме прямого доступа к памяти (ПДП).

СК состоит из регистров, служащих для управления базовой процедурой или ПДП. В регистрах хранится информация о выполняемых процедурах и условиях их активизации, адреса областей хранения данных памяти, константы для процедур и т.д. СК находится либо в рабочем режиме, либо в режиме ожидания (канал настроен на выполнение процедуры и ожидает заданного события или команды контроллера для активизации).

В состав СК входит 14-разрядный счетчик адреса данных АСх. Счетчик имеет рабочий и теневой регистры. Первый хранит текущее значение адреса и автоинкрементируется в рабочем режиме канала (раз за два такта). В теневой регистр записывают начальный адрес области внутренней памяти, отведенной для хранения данных определенного сигнала. Благодаря теневому регистру возможно программно настроить канал на новый режим во время его текущей работы или многократно обращаться в одну и ту же область внутренней памяти. При останове канала содержимое рабочего регистра ACx автоматически переписывается в теневой регистр. Это позволяет при каждом новом запуске канала обращаться к соседней области памяти без предварительной загрузки адресного счетчика.

В СК сохраняется и последний адрес данных, записанный в специальном регистре LARx. Он также имеет рабочий и теневой регистры (рабочий доступен только по чтению, а теневой только по записи). Пересылка содержимого теневого регистра в рабочий регистр происходит по тем же правилам, что и для адресного регистра.

В СК предусмотрена схема индикации достижения последнего адреса, который при совпадении значений ACx и LARx генерирует соответствующее внутреннее событие. Его можно использовать для запуска или останова сигнального канала, запуска счетчика задержек, а также в качестве запроса на прерывания.

Управляющие регистры СК, настраиваемые контроллером, определяют работу аналогового интерфейса, когда канал активен. Условия работы СК задаются в 14-разрядном регистре режима работы канала CMRx (см. таблицу ниже). Отметим, что набор внешних и внутренних событий для всех устройств практически одинаков. Возможны запуск СК через заданный интервал от стартового события и изменение состояния СК после заданного числа определенных событий.


Поле Функция Описание
CM Режим работы запускаемого канала 000 – ПДП
001 – Observe
010 – Signal Store
011 – Processing Store
100 – Doppler Recall
101 – Direct Recall
110 – Noise Recall
111 – Gain Recall
SF Частота выбора сигнала 00 – 600 МГц
01 – 300 МГц
10 – Резерв
11 – 150 МГц
CR Разрешение пересылки содержимого рабочего регистра ACx в его теневой регистр при останове канала 0 – пересылка запрещена
1 – пересылка разрешена
CE Разрешение циклического запуска канала 0 – однократный запуск
1 – многократный запуск
CFC Условие останова канала 000 – программный останов
001 – внешнее канальное прерывание
010 – достижение конечного адреса (ACx = LARx)
011 – обнуление счетчика событий ECx
100 – переполнение счетчика задержки DCx
101 – совпадение составляющих I и Q
110 – начало сигнала
111 – конец сигнала
CSC Условие запуска канала 000 – программный запуск
001-111 – то же, что и для CFC


Кроме собственно сигнальных каналов, блок СК включает в свой состав блок прерываний. Он предназначен для обработки запросов на системные и канальные прерывания.

Система прерываний

В СНК 1879ВМ3 поддерживается развитая система прерываний. Запросы на прерывания могут исходить от СК, а также поступать извне – по входам маскируемых прерываний INT0ѕINT7, по входу немаскируемого прерывания и по входу PINT от внешнего процессора. Прерывания при переполнении счетчика реального времени и от внешнего процессора относят к системным, остальные – к канальным. Особняком стоит немаскируемое прерывание (микросхема не может им управлять), обладающее высшим приоритетом. Сигнал от внешнего процессора на входе PINT вызывает генерацию одновременно двух прерываний – с высоким и низким приоритетами. Для управления этими прерываниями предусмотрены соответствующие маски.

Одна из важнейших функций СК – генерация прерываний. Каждый канал может выдать запрос на два прерывания: старшее и младшее канальные прерывания. Приоритет старшего канального прерывания любого канала всегда выше, чем у младшего канального прерывания того же или другого канала. Вектора старших канальных прерываний (адрес выполняемой при прерывании команды) задаются программно и хранятся в счетчике адресов прерываний IACx. При каждом следующем прерывании счетчик может сохранять свое значение или увеличиваться на единицу. Условия генерации (вид события) запроса на старшее канальное прерывание, разрешение на режиме инкрементирования счетчика IACx, а также вид команды перехода (безусловный переход или обращение к подпрограмме) хранятся в регистре управления HICRx (в англоязычной транскрипции High Interrupt Condition Register).

Для младших канальных прерываний также предусмотрен управляющий регистр LICRx (в англоязычной транскрипции Low Interrupt Condition Register). В отличие от HICRx, он содержит только тип события, вызывающего запрос на прерывание. Вектор младших канальных прерываний фиксирован, однако зависит от состояния и режима работы канала.

В блоке прерываний СК формируются адреса младших канальных прерываний.

Каждое прерывание обладает своим приоритетом: высший – у немаскируемого прерывания, далее следуют высокоприоритетное прерывание от процессора, старшие и младшие канальные прерывания в соответствии с номером канала, низкоприоритетное прерывание от процессора, переполнение счетчика реального времени. Приоритет канальных прерываний определяется их номером (по умолчанию, чем меньше номер, тем выше приоритет), но может быть изменен программно. Регистры масок системных и канальных прерываний также позволяют гибко управлять последовательностью работы СНК 1879ВМ3.

В каждом СК специальный регистр конфигурации канальных прерываний ICRx (в англоязычной транскрипции – Interrupt Configuration Register) определяет источник входного канального прерывания CINTx.

Програмное управление СБИС 1879ВМ3

СНК 1879ВМ3 работает под управлением программы, реализуемой блоком программного контроллера СНК и встроенными запоминающими устройствами – двухпортовой памятью команд (ПК) и трехпортовой памятью данных (ПД).

ПК с организацией 8К Ч64 бит предназначена для хранения программы контроллера, а также другой вспомогательной информации (характеристик входных сигналов, состояния СНК и т.д.). Два порта ПК обеспечивают до двух обращений к ее ячейкам в каждом процессорном такте. Первый порт служит для выборки команд в программном режиме, второй – для записи содержимого регистров, для обмена с внешней памятью в режиме ПДП, а также для произвольного доступа к ячейкам ПК внешним процессором.

Трехпортовая ПД с организацией 24К Ч64 бит служит для хранения сигналов и другой вспомогательной информации. Три порта позволяют обращаться к ее ячейкам до трех раз в каждом процессорном такте. Первый порт предназначен для чтения/записи выходных сигналов (в режиме ПДП) при выполнении процедур Recall. Второй порт – для записи входных сигналов в ходе процедур Signal Store или Processing Store (также в режиме ПДП). Назначение третьего порта – запись содержимого регистров описания импульса либо обмен между ПД и внешней памятью в режиме ПДП, а также обеспечение произвольного доступа к ячейкам ПД внешним процессором.

Собственно контроллер CU (в англоязычной транскрипции Control Unit) предназначен для формирования адресов команд, их считывания и дешифрации, а также для формирования сигналов управления всеми исполнительными узлами СНК. Команда контроллера состоит из двух 64-разрядных слов, каждое выполняется за такт. В целом 128-битная команда соответствует VLIW-архитектуре и имеет несколько полей, каждое из которых управляет определенной группой устройств. Соответственно, различные устройства работают параллельно. Основные виды команд контроллера – операции безусловного перехода, вызов подпрограммы и возврата из нее, команда перехода в режим ожидания, операции загрузки констант в регистры, межрегистровые пересылки, а также загрузка содержимого регистров описания импульса в память. Кроме того, поддерживаются команды управления масками прерываний, счетчиками событий и задержек сигнальных каналов и т.д.

Особенностью контроллера CU является организация записи информации из регистров в память. К контроллеру структурно относится блок регистров описания импульса. Два его 64-разрядных регистра предназначены для хранения информации о сигнале, полученной в ходе выполнения процедур Signal Store или Observe, и заполняются автоматически. В память они переписываются также автоматически или по специальной команде. Кроме того, в данный блок входят четыре 32-разрядных регистра, доступные для записи в программном режиме.

Внешний интерфейс

Для обмена служебной информацией с внешними устройствами предусмотрен цифровой интерфейс – 16-разрядный входной порт с четырьмя внешними стробовыми входами и 20-разрядный выходной порт. Входной порт содержит две пары 8-разрядных регистров, запись информации в каждый из которых происходит по соответствующему стробу.

Для обмена данными с внешними устройствами, в том числе в мультипроцессорном режиме, предусмотрен интерфейс внешней шины (ИВШ). Внешняя шина 64- или 32-разрядная (усеченная), суммарное число внешних выводов интерфейса ИВШ – 105, в том числе 64 для шины данных и 23 для шины адресов.

Блок ИВШ поддерживает два основных режима работы – Master и Slave. В режиме Master СНК 1879ВМ3 является активным устройством. В этом режиме при ПДП шина ИВШ позволяет обращаться к двум банкам внешней памяти объемом до 64 Мбайт каждый (до 32 Мбайт каждый при 32-разрядной шине). Блок ИВШ поддерживает асинхронные статические ОЗУ (SRAM), синхронные динамические ОЗУ (SDRAM) и синхронные статические ОЗУ (SSRAM) без дополнительного оборудования. Со статической памятью возможна работа как в синхронном режиме (временные параметры циклов обращения к памяти задаются программно), так и в асинхронном (используется внешний сигнал готовности). Режим регенерации внешней памяти динамического типа поддерживается аппаратно. Благодаря программной настройке интерфейса СНК эффективно работает с микросхемами внешней памяти различного объема и быстродействия.

Конфигурация вычислительной системы второго типа (СНК 1879ВМ3 с внешней_памятью)

В режиме Slave СНК 1879ВМ3 является пассивным устройством и не управляет ИВШ. В этом случае блок ИВШ обеспечивает произвольный доступ внешнего процессора ко всем ячейкам внутренней памяти СНК в конвейерном и асинхронном режимах. Пример конфигурации вычислительной системы с управляющим процессором и СНК 1879ВМ3 представлен на рисунке.

Конфигурация вычислительной системы первого типа (управляющий процессор и СНК 1879ВМ3)

При взаимодействии по внешней шине используются служебные сигналы готовности (Ready и Strob). Это позволяет подключать к СНК по внешней шине практически любые процессоры. Тип доступа к внутренней памяти контроллера определяется состоянием конфигурационных выводов микросхемы. В результате возможны различные схемы построения систем с СНК 1879ВМ3. Примечательно, что в мультипроцессорной конфигурации СНК 1879ВМ3 может изменять режим работы с внешней шиной со Slave на Master и наоборот, что позволяет, например, произвести начальную загрузку под управлением внешнего процессора, переключиться в ведущий режим и обмениваться данными с процессором посредством внешней памяти.


Конфигурация вычислительной системы третьего типа (управляющий процессор, СНК 1879ВМ3 и внешняя память)


Добавим, что рассмотренная СНК 1879ВМ3 соответствует всем отечественным требованиям, в том числе специальным, может поставляться с приемкой «5». Уже сейчас разработчикам доступны инструментальные платы с СНК 1879ВМ3, включающие 64-Мбайт ОЗУ, мультиплексор для ЦАП и контроллер шины PCI, а также отладочное ПО.

Подключение к СБИС1879ВМ3 внешней памяти типа SDRAM
Подключение к СБИС1879ВМ3 внешней памяти типа SSRAM

Основные Характеристики

  • Синхронизация от внешнего источника с частотой Fs от 5 МГц до 600 МГц.
  • Два 6-разрядных АЦП осуществляют преобразование квадратурных составляющих I и Q входного сигнала с частотой Fs, Fs/2 и Fs/4, то есть до 600 Мвыборок/с.
  • Четыре 8-разрядных ЦАП формируют четные и нечетные выборки квадратурных составляющих I и Q выходного сигнала с частотой Fs/2, Fs/4 и Fs/8, то есть до 300 Мвыборок/с каждый.
  • Функции цифровой обработки входных и выходных квадратурных сигналов:
    • детектирование входного сигнала;
    • вычисление максимальной амплитуды входного сигнала;
    • определение моментов совпадения квадратурных составляющих входного сигнала;
    • цифровое усиление входного сигнала;
    • сложение входного сигнала с выходным или эталонным сигналом;
    • программирование задержек однократных и частоты следования периодических выходных сигналов с дискретом 13,33 нс (минимальная задержка прохождения сигнала от аналогового входа до аналогового выхода - 48 нс);
    • программирование сдвига частоты выходного сигнала в диапазоне от -250 КГц до +250 КГц с дискретом 8,94 Гц;
    • микширование двух выходных сигналов (частота микширования- от 18,75 МГц до 75 МГц).
  • Программируемый цифровой интерфейс - 16 входов и 20 выходов.
  • Максимальная частота цифрового интерфейса - 150 МГц.
  • Внутренняя двухпортовая память команд объемом 64 Кбайт.
  • Внутренняя трехпортовая память данных объемом 192 Кбайт.
  • Программируемый интерфейс с внешней 64- или 32-разрядной шиной данных (совместимый с ЦПС Л1879ВМ1/1879ВМ2Т).
  • Тип внешней памяти - асинхронная статическая (SRAM), синхронная статическая (SSRAM) или синхронная динамическая (SDRAM).
  • Максимальная скорость обмена с SRAM - 600 Мбайт/с.
  • Максимальная скорость обмена с SSRAM, SDRAM - 800 Мбайт/с.
  • Адресуемое пространство внешней памяти - 64 Мбайт.
  • Работа микросхемы и внешнего процессора с общей памятью в режиме разделения времени.
  • Произвольный доступ внешнего процессора к внутренней памяти контроллера.
  • 10 внешних прерываний и 140 внутренних прерываний.
  • 24-разрядный счётчик реального времени.
  • Восемь программно настраиваемых каналов, каждый из которых содержит канал ПДП, 18-разрядный счётчик задержек, 12-разрядный счётчик внешних и внутренних событий, а также аппаратуру для генерации прерываний по этим событиям.
  • Минимальная длительность процессорного такта - 6,666 нс (150 МГц).
  • Основной формат данных - 64-разрядные слова, в которых упакованы однобайтовые данные, представленные в дополнительном коде.
  • Разрядность команд - 128 бит. Каждая команда выполняется за два процессорных такта.
  • Степень интеграции - 2.230.000 эквивалентных вентилей.
  • Технология изготовления - 0,25 мкм КМОП.
  • Напряжение питания - 3,3 В и 2,5 В.
  • Потребляемая мощность - не более 4,2 Вт.
  • Рабочий диапазон температур- от -40°С до +85°С.
  • Тип корпуса - 576-выводный BGA.

Ссылки

  1. http://uvs-info.com/phocadownload/02_2cba_UVS-Tech-2010_Presentations_______PvB-130318/TSNIRTI_Russia_1.pdf
  2. http://module.ru/upload/files/1879bm3_r.pdf
  3. ftp://77.47.129.53/pub/journals/EK/2006/EK/PDF/01/01.066-72.pdf