Риски сбоя в комбинационных схемах

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 23:48, 6 июня 2016.

Комбинационные схемы

TemplateDifinitionIcon.svg Определение « Комбинационные схемы »

Это устройства без памяти. Выходные сигналы этого вида цифровых схем зависят только от текущей комбинации входных логических сигналов и не зависят от их предыдущих значений.


01.gif

Виды комбинационных схем и риски сбоя

TemplateDifinitionIcon.svg Определение « Риск сбоя »

Появление ложных сигналов на выходах схемы называется Риском сбоя.

Риски сбоя являются следствием конечной скорости распространения сигналов и ненулевых задержек логических элементов.

Различают Статические и Динамические риски сбоя. При статических рисках сбоя во время переходного процесса значение на выходе схемы изменяется четное число раз. При динамических рисках сбоя, являющихся следствием статических, – нечетное число раз.

Риски сбоя в схемах могут вызывать ложные срабатывания управляемых устройств, для которых сигналы КС являются входными.

С целью исключения рисков сбоя в схемах, для которых в любой момент времени может изменяться значение только одного входного сигнала, необходимо выполнять их синтез таким образом, чтобы любые пары единиц функции, которым соответствуют конституенты 1, отличающиеся по одной переменной, были представлены произведением в ДНФ. Для этих целей удобно использовать таблично-графическое представление ПФ, называемое картой Карно (диаграммой Вейча).

Условия возникновения

Рассмотрим работу КС, изображенной на рисунке, реализующей функцию

02.jpg

Пусть на входах схемы последовательно формируются следующие сигналы: 0 т.е. сигналы на входах и остаются неизменными, а сигнал на входе изменяется из 1 в 0. Логические элементы схемы вносят различные задержки в процесс распространения сигналов. На следующем рисунке приведены временные диаграммы для возможного изменения сигналов в рассматриваемой схеме.

03.jpg

Несмотря на то, что для рассматриваемой функции и реализующей ее схемы , в течение некоторого времени на выходе схемы может быть сформирован уровень логического нуля, являющийся в данном случае ложным сигналом.

Источники