Методы оптимизации памяти (электроника)

Материал из Национальной библиотеки им. Н. Э. Баумана
Последнее изменение этой страницы: 19:58, 7 января 2015.

Выделяют следующие методы оптимизации памяти:

Вставка в схему внутреннего счетчика

При подаче на него сигнала происходит обновление одной строки. После каждого цикла считывания подается такт на считывание, происходит обновление каждой страницы.

Технология FPM

Строка - одна и та же, подается лишь сигнал , поэтому время уменьшается (время сигнала - от момента подачи сигнала до момента появления данных на выходе).

Используется сокращение цикла доступа в рамках одной и той же строки (именно оно и позволяет уменьшить время обращения, а следовательно и время доступа).

Технология EDO

Если дополнить схему ДОЗУ еще одним триггером на выходе, то совмещаем цикл обращения к следующей ячейке памяти с циклом перезаписи предыдущей ячейки памяти.

Технология SDRAM

Улучшение производительности происходит за счет применения синхронных интерфейсов (с 15 нс до 10 нс).

Рис. 1. Схема использования технологии SDRAM.

Интервал взаимодействия между памятью, контроллером памяти необходимо синхронизировать (относится к ADDR и DATA). Помимо ADDR и DATA возникает AND для работы, AND на регенирацию, AND выбора строки, AND выбора столбца и т.д. AND задает режим работы.

SDRAM позволяет реализовывать пакетную передачу данных.

B0 - B3 - 4 банка для хранения, поэтому происходит расслоение информации. При чтении, допустим, B0 обращение происходит последовательно, B1 - предвыборка, B2 - регенерация, B3 - обновление информации; т.о. активно одно хранилище, а другие - предвыборка, генерация или восстановление, т.е. регенерация в теневом режиме.

При чтении пакетов происходит передача длительностью 1,2 мкс на 4 (в худшем случае) ячейки. Поэтому, если читаем B0 (S пакета = 4), то автоматически происходит последовательное обращение, механизм хорошо работает.

В режиме принудительной регенерации (система переводится в режим пониженного электропитания) происходит регенерация, но не тратится энергия на доступ. Следовательно, происходит существенное сокращение времени доступа.

Bi может и не иметь конкретного адреса доступа к строке.

Данные передаются по фронту и по спаду, но ??? передается только по фронту (в DDR2 - еще и по спаду).

Т.о. скорость в режиме пакетной передачи выросла за счет "банков". За счет использования алгоритмов кэширования также уменьшилось время. Количество используемых пакетов задается при конфигурировании системы.

Рис. 2. Схема для хранения конфигурируемых данных.

Количество блоков зависит от разрядности шины данных.

Технология RDRAM

Байт - последовательная память с очень высокими темпами передачи байтов. XDR, XDR2 - модификации с измененной тактовой частотой.

Новшество технологии заключается в синхронизации обоими фронтами тактового импульса + шина работает с частотой 400 МГц.

Рис. 3. Схема организации технологии RDRAM.

Все схемы памяти должны быть организованы в цепочку. Шина адреса нужна для передачи адреса строки (3 бита) и адреса столбца (5 бит).

Чем выше частота синхронизации, тем сложнее обеспечить синхронизацию прихода входного сигнала по всем ячейкам памяти (определяется длиной волны).

Вся информация от схем памяти к контроллеру памяти синхронизируется по нижнему пути, а от контроллера к схеме памяти - синхронизируется по верхнему пути. Сигналы проходят одинаковый путь, вследствие чего возрастают частоты.

Два канала A и B позволяют контроллеру работать с двумя разеыми микросхемами, передавая информацию по соответствующему каналу.

Базовый контроллер памяти поддерживает до 4 подобных цепочек (передача происходит и по фронту, и по спаду сигнала синхронизации).

Недостатки технологии:

  • цена

Достоинства: будучи построенная на КМОП-логике, эта технология идеально подходит для графических и мультимедийных приложений с типычным для них процессом быстрой выдачи длинных последовательностей для формирования изображений.